形成具有减少侧壁渐缩的互连特征的制作方法

本发明的主题一般地涉及半导体器件的制造，更具体地说，形成具有减少侧壁渐缩的互连特征(features)，例如通孔或线路。

背景技术：

现代的集成电路的最小特征尺寸(例如场效应晶体管的沟道长度)已达到深亚微米(deepsub-micron)范围，从而在速度及/或功耗及/或电路功能的各方面稳定地增加这些电路的性能。显着减少独立电路组件的尺寸，从而提高例如晶体管组件的开关速度，也减少用于与互连线电连接的该独立电路组件的可用面积(floorspace)。因此，这些互连线的尺寸及在金属线之间的空间必须减少，以补偿可用面积减少的量及每单位面积提供的电路组件增加的数量。

传统的双镶嵌互连技术通常导致线路及通孔中具有侧壁渐缩的显着水平(即，在从顶部到底部的一个方向的向内渐缩)。例如，该侧壁角度可以小于85度，而不是一个理想化90度。此侧壁渐缩需要增大相邻的通孔之间的间隔，以提供足够的电分离，从而降低了密度。

本发明涉及用于形成通孔的各种方法，以便消除或减少上述一个或多个问题的影响。

技术实现要素：

以下示出对本发明的简化概述以提供本发明的一些态样的基本理解。此概述并非本发明的详尽概述。它并非意图标识本发明的关键或重要元素或描绘本发明的范围。其唯一的目的是以简化形式提出一些概念作为开场，稍后更详细的描述论述。

通常，本发明涉及形成导电通孔的各种方法。一个说明性的方法包括，除其他事项外，形成一个材料迭层，包括具有导电特征位于其中的第一介电层，以及位于该第一介电层上方的第二介电层。在该第二介电层上方形成包括多个间隔开的掩模组件的蚀刻掩模。该掩模组件定义至少露出该第二介电层的第一通孔开口。在该蚀刻掩模上方形成图案化层。在图案化层中形成第二通孔开口，以露出在该蚀刻掩模中的该第一通孔开口。经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第三通孔开口。移除该图案化层及该蚀刻掩模。在第三通孔开口中形成接触该导电特征的导电通孔。

另一个说明性的方法包括，除其他事项外，形成一个材料迭层，其包括具有导电特征位于其中的第一介电层、位于该第一介电层上方的第二介电层，及位于该第二介电层上方的硬掩模层。在该硬掩模层上方形成包括多个间隔开的掩模组件的蚀刻掩模。该掩模组件定义至少露出该硬掩模层的第一部分的第一通孔开口以及露出该硬掩模层的第二部分的第一渠沟(trench)开口。使用该蚀刻掩模蚀刻该硬掩模层以定义该硬掩模层中的第二通孔开口及第二渠沟开口。在该硬掩模层及该掩模组件上方形成图案化层。在图案化层中形成第三通孔开口以露出在该硬掩模层中的该第二通孔开口。经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第四通孔开口。在该第一、第二、第三及第四通孔开口中形成牺牲材料。移除该图案化层以露出该第二渠沟开口。经由该第二渠沟开口蚀刻该第二介电层，以定义在该第二介电层中的渠沟凹陷。在该经由该第二渠沟开口蚀刻该第二介电层期间，该牺牲材料至少部分地填充该第四通孔开口。移除该掩模组件、该硬掩模层以及该牺牲材料。在该第四通孔开口中形成接触该导电特征的导电通孔并在该渠沟凹陷中形成导电线。

附图说明

本发明可以通过结合附图参考以下描述来理解，其中相同的附图标记表示类似的组件，且其中：

图1a-1v是相比于现有互连特征，描绘用于形成具有减少侧壁渐缩的互连特征的说明性技术的横截面图。

尽管本发明的主题易受各种修改及替代形式，其具体实施例已经示出，并通过实施例及附图的方式在本文中详细说明。然而，应当理解，本文中具体实施方案的描述并非意图将本发明限制到所揭露的特定形式，而是相反，其意图是要涵盖由所附权利要求书来定义落在本發明的精神及范围的所有的修改、等同物及替代物。

具体实施方式

本发明的各种说明性的实施例描述如下。为了清楚起见，并非所有实际实施方式的特征会在本说明书中描述。它应该理解的是，任何这种实际实施方式的发展，必须作出大量的具体实施决定以实现开发者的特定目标，例如符合与系统相关和商业相关的限制，这将从一个实施方式变化到另一个。此外，可以理解，这样的开发努力可能是复杂和耗时的，但尽管如此，本发明对于本领域的普通技术人员的例行工作将是有帮助的。

本主题现在将参照附图进行说明。各种结构、系统和器件在附图中示意性地描绘仅为解释的目的及为了不模糊本领域技术人员所熟知的具有细节的当前揭露。尽管如此，包括附图以描述和解释本发明的说明性例子。本文所用的词和短语应被理解和解释为具有与相关领域中那些技术人员的那些词和短语的理解一致的含义。术语或短语没有特殊定义，例如一个定义不同于本领域技术人员所理解的普通和习惯含义，是意图隐含在本文前后一致所使用的术语或短语。该术语或短语旨在具有特殊含义的范围内，例如不同于通过本领域技术人员所理解意义，这样的特殊定义将被明确以直接且明确地提供该术语或短语的特殊定义的定义方式阐述在说明书中。本发明涉及形成互连结构的各种方法。参照附图与本文中所描述的各种示例性实施例的方法与器件现在将更加详细地描述。

图1a-1v是横截面图，示出一种相比于现有互连特征，形成在半导体器件100中具有减少侧壁渐缩的互连特征的方法，其中，在本实施例中，可以通过一个包括电路组件(例如，晶体管、电容器、电阻器等)的集成电路来实现。图1a示出器件100，该器件100包括第一金属化层105，该第一金属化层105包括介电层110及内嵌在该介电层110中的导电特征115(例如，铜或钨金属线)。该金属化层105在衬底120内及上方形成，其可提供基于半导体的电路组件。为方便起见，这种电路组件未在图1a中示出。该金属化层105包括形成在介电层110及导电特征115上方的帽盖层125(例如，sicxnyhz)。

衬底120还可以包括任何适当的微观结构的特征，例如微机械组件、光电组件等，其中，至少一些的组件可能需要在金属化系统中形成互连结构。在高度复杂的集成电路中，可能需要非常大量的电连接，因此，通常可在该金属化系统中形成多个金属化层。在产业中，该金属化层105有时被称为“m1”或“金属1”层。

如图1a，由第二介电层135及第二帽盖层140(例如，sinh)定义的第二金属化层130在第一金属化层105上方形成。介电层110、135可以是相同的或不同的材料。在所示的实施例中，介电层110、135可以是具有约3.0或更低介电常数的低k介电材料，或是具有约2.5或更低介电常数的超低k(ulk)材料。

图1b示出在执行多个沉积制程之后，以在帽盖层140上方形成第一硬掩模层145(例如，tin)及模板(template)层150(例如，光刻胶)的器件100。

图1c示出执行若干制程操作之后的器件100。首先，进行沉积制程，以形成在模板层150上方的间隔材料(二氧化硅)层。然后，进行各向异性蚀刻制程以定义相邻模板层150的间隔物(spacer)155。之后，移除模板层150(例如，经由灰化制程)，留下包括由间隔物155定义的自对准通孔开口160以及自对准渠沟开口165的间隔物蚀刻掩模157。图1c是渠沟开口165跨越其宽度的视图，该渠沟开口165的长度方向是进入到页面。在一般情况下，间隔物155定义掩模组件。如图1c所示，本技术的应用并不限于具有用侧壁间隔物形成掩模组件的蚀刻掩模。也可以使用其它类型的蚀刻掩模，例如图案化光刻胶掩模或使用光刻制程的图案化蚀刻掩模。

图1d示出在间隔物蚀刻掩模157上方形成图案化光刻胶掩模170之后的器件100，以便从而露出硬掩模层145的区域。要注意的是，该图案化光刻胶掩模170中的开口边缘被定位在最外层间隔物155上。该图案化光刻胶掩模170可以使用公知的光刻工具及技术来形成。

图1e示出在执行各向异性蚀刻制程，使用间隔物蚀刻掩模157以图案化该硬掩模层145的露出部分，以定义在硬掩模层145中的自对准通孔开口172之后，以及执行灰化制程以移除光刻胶层170之后的器件100。

图1f示出执行多个沉积制程以在硬掩模层145及间隔物蚀刻掩模157上方定义图案迭层之后的器件100。在一个说明性实施例中，该图案迭层包括第一有机平坦化层(opl)175、可选的中间停止层180(例如，低温氧化物(lto))、第二opl层185及抗反射涂(arc)层190(例如，lto)。图案化该arc层190(例如，使用光刻胶掩模-未示出)以定义通孔开口195。在本领域的技术人员可以理解的定义中，层175、180、185、190共同构成多层图案化层192。如以下更充分的描述，将执行几个蚀刻制程，以便在多层图案化层192的至少最下层175中形成开口195，以便露出或连接在前面形成的间隔物蚀刻掩模157中的开口160，以及在硬掩模层145中的开口172。

图1g示出执行蚀刻制程(例如，反应离子蚀刻)以延伸通孔开口195部分地穿过该第二opl层185之后的器件100。

图1h示出执行蚀刻制程(例如，灰化)，以进一步延展通孔开口195并露出停止层180之后的器件100。在一些实施例中，图1g及1h的蚀刻制程可以组合成一个单一步骤。

图1i示出执行蚀刻制程以延伸该通孔开口195穿过该停止层180之后的器件100。在一些实施例中，蚀刻停止层180会减少arc层190的厚度，因为它们可以相同的材料形成。

图1j示出执行蚀刻制程(例如，灰化)以延伸该通孔开口195穿过第一opl层175并露出帽盖层140与间隔物155的相邻部分之后的器件100。要注意的是，该延伸的通孔开口195的边缘被定位在间隔物155及露出的帽盖层145上方，这是由之前在硬掩模层145中形成的通孔开口172来控制。

图1k示出执行蚀刻制程(例如，反应离子刻蚀)穿过通孔开口172，以利用间隔物155及硬掩模层145打开帽盖层140，以自对准蚀刻制程并露出介电层135之后的器件100。

图1l示出执行蚀刻制程(例如，反应离子蚀刻)以利用间隔物155及硬掩模层145在介电层135中定义通孔开口200，以自对准蚀刻制程并露出帽盖层125之后的器件100。

图1m示出执行可选的蚀刻制程(例如，反应离子蚀刻)以打开帽盖层125并露出下面的导电特征115之后的器件100。在一些实施例中，帽盖层125可以在之后阶段的制程流程中打开。

图1n示出执行沉积制程以在通孔开口195、200中形成牺牲材料205(例如，聚合物)，以保护导电特征115的表面之后的器件100。在一些实施例中，在形成该牺牲材料205之前，移除opl层175、185、停止层180及arc层190。

图1o示出执行一个或多个平坦化制程，以移除arc层190以及第二opl层185选择性地停在停止层180之后的器件100。在平坦化制程期间，牺牲层205也被移除一部分。在不使用停止层190的实施例中，平坦化制程可以定时方式移除opl层的上部。

图1p示出执行第一蚀刻制程(例如，反应离子蚀刻)以移除停止层180以及执行第二蚀刻制程(例如，反应离子刻蚀)以凹陷该牺牲材料205之后的器件100。该第二蚀刻制程是可选的，因为牺牲材料205可以在之后阶段的制程流程中移除。

图1q示出执行蚀刻制程(例如，反应离子蚀刻)以移除第一opl层175选择地停在硬掩模层145、间隔物155、层140及牺牲材料205之后的器件100。在一些实施例中，蚀刻制程可能不是选择地停在牺牲材料205且其部分可以移除。例如，如上述图1p所示，如果未执行牺牲材料205的选择凹陷，这些部分将在移除该第一opl层175时同时被移除。

图1r示出执行蚀刻制程(例如，反应离子蚀刻)以打开帽盖层140及移除部分牺牲材料205之后的器件100。帽盖层140的开口露出自对准渠沟开口165下方的介电层135的部分。

图1s示出执行蚀刻制程(例如，定时反应离子蚀刻)以在介电层135中定义渠沟开口210之后的器件100。图1s是渠沟开口210跨越其宽度的视图，渠沟开口210的长度方向是进入到页面。该渠沟蚀刻也移除了间隔物蚀刻掩模157、未被间隔物155覆盖的掩模层145的部分以及部分的牺牲材料205，但留下的部分在蚀刻期间足以保护导电特征115的表面。

图1t示出执行蚀刻制程(例如，反应离子蚀刻)以移除硬掩模层145的剩余部分之后的器件100。牺牲材料205的存在允许采用更积极的蚀刻制程同时保护导电特征115。

图1u示出执行第一蚀刻制程以移除帽盖层140以及执行第二蚀刻制程以移除牺牲材料205的剩余部分并露出该导电特征115之后的器件100。在一些实施例中，帽盖层140及牺牲材料205可在蚀刻制程中同时被移除。在其他实施例中，用于移除帽盖层140的蚀刻制程可与先前的蚀刻制程结合，以移除硬掩模层145。

图1v示出执行沉积制程(例如，电镀)以在通孔开口200及渠沟开口210中形成导电材料215，从而形成导电通孔220及导电线225，并执行平坦化制程以移除介电层135上方延伸的导电材料215的剩余部分之后的器件100。导电材料215可包括多个层(未示出)，例如一个或多个用以防止任何金属自导电通孔220或线225中迁移到介电层135的阻挡层(例如，钽、氮化钽、氮化钛等)、金属籽晶层(例如，铜)、金属填充材料(例如，铜)、金属硅化物材料等。

使用间隔物155以在硬掩模层145中定义自对准通孔开口160及自对准渠沟开口165，减少了随后在介电层135中形成通孔开口200及渠沟开口210时的渐缩。一般而言，可以提供大于85度的侧壁角度。减小的渐缩允许互连特征密度的增加，而间隔物155也降低形成于渠沟开口210的导电线225与形成于通孔开口200的导电通孔220之间的短路所引起的缺陷的可能性。

以上公开的特定实施例仅是说明性的，因为本发明可以被修改，并在本领域技术人员具有本文的教导的益处中有不同但等效的方式实施。例如，上述的制程步骤可以不同的顺序来执行。此外，并未意图限制于本文所示的构造或设计的细节，除了权利要求书中所描述者外。因此，显然以上公开的特定实施例可以被改变或修改，并且所有这些变化都在本发明的范围和精神内。请注意，使用术语，诸如“第一”，“第二”，“第三”或“第四”来描述在本说明书及在所附的权利要求书的各种制程或结构只作为一个速记参考，这些步骤/结构且未必暗示这些步骤/结构在有序序列被执行/形成。当然，这取决于确切的权利要求的语言，可以或可以不被要求这样的制程的有序序列。因此，本文所寻求的保护在权利要求书中阐述。