电子装置及其制法与基板结构的制作方法

本发明有关于一种电子装置及其制法，尤指一种半导体装置及其制法。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术众多，例如有芯片尺寸构装(chipscalepackage，简称csp)、芯片直接贴附封装(directchipattached，简称dca)、多芯片模组封装(multi-chipmodule，简称mcm)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维集成电路(3dic)芯片堆叠技术等。

图1为悉知半导体封装件1的剖面示意图，该半导体封装件1于一封装基板(图略)与半导体芯片15之间设置一硅中介板(throughsiliconinterposer，简称tsi)10，该硅中介板10具有多个导电硅穿孔(through-siliconvia，简称tsv)100及形成于该导电硅穿孔100上的线路重布结构(redistributionlayer，简称rdl)，且该线路重布结构包含介电层11与线路重布层12，令该导电硅穿孔100藉由多个导电凸块(图略)电性结合间距较大的封装基板的焊垫，而间距较小的半导体芯片15的电极垫150藉由多个焊锡凸块14电性结合该线路重布层12，再以底胶13包覆该些焊锡凸块14。

前述半导体封装件1中，因该硅中介板10可采用半导体制程制出具有2/2μm以下的线宽/线距的线路重布层12，故当该半导体芯片15具高接点(i/o)数时，该硅中介板10的长宽方向的面积足以连接高i/o数的半导体芯片15，因而不需增加该封装基板的面积，使该半导体芯片15经由该硅中介板10作为一转接板而电性连接至该封装基板上。

此外，该硅中介板10的细线宽/线距特性而使电性传输距离短，故相较于直接覆晶结合至封装基板的半导体芯片的电性传输速度，形成于该硅中介板10上的半导体芯片15的电性传输速度更快。

然而，前述悉知半导体封装件1的制法中，形成细线宽/线距的方式因其制程所须的设备及机台较为昂贵，造成制造成本高居不下且制程时间过长。例如，于制作该硅中介板10时，该导电硅穿孔100的制程需于该硅基板上挖孔(即经由曝光、显影、蚀刻等图案化制程而形成该些穿孔)及金属填孔，致使该导电硅穿孔100的整体制程占整个该硅中介板10的制作成本达约40～50％(以12吋晶圆为例，不含人工成本)，且制作时间非常耗时(因前述步骤流程冗长，特别是蚀刻该硅基板以形成该些穿孔)，以致于最终产品的成本及价格难以降低。

因此，如何克服悉知技术中上述的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述悉知技术的种种缺失，本发明揭露一种电子装置及其制法与基板结构，能节省成本。

本发明的电子装置，包括：基板；第一线路部，其设于该基板上且包含有电性连接该基板的第一线路层；第二线路部，其设于该基板上且包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格；以及一电子元件，其接置于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。

本发明还揭露一种电子装置的制法，包括：于一基板上形成有第一线路部与第二线路部，其中，该第一线路部具有电性连接该基板的第一线路层，而该第二线路部具有电性连接该基板的第二线路层，且该第一线路层的线路规格不同于该第二线路层的线路规格；以及接置一电子元件于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。

本发明揭露一种基板结构，包括：基板；第一线路部，其设于该基板上且包含有电性连接该基板的第一线路层；第二线路部，其设于该基板上且包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格。

前述的电子装置及其制法暨基板结构中，该基板包含有线路结构。例如，该线路结构的线路规格与该第一线路层的线路规格相同或不相同；该基板包含有核心层；或者，该基板为无核心层式的结构。

前述的电子装置及其制法暨基板结构中，该第一线路部还具有开口，以供该第二线路部设置于该开口中。

前述的电子装置及其制法暨基板结构中，该第一线路部的高度与该第二线路部的高度为相等或不相等。

前述的电子装置及其制法中，该第二线路部为线路板。

前述的电子装置及其制法中，该第二线路层藉由多个导电元件电性连接该基板。

前述的电子装置及其制法中，该电子元件藉由第一导电元件结合该第一线路层，且藉由第二导电元件结合该第二线路层。例如，该第一导电元件的高度与该第二导电元件的高度为相等或不相等。

前述的电子装置及其制法中，还包括设置另一电子元件设于该第二线路部上，且该另一电子元件未设于该第一线路部上。

前述的电子装置及其制法中，还包括形成结合材于该基板与该电子元件之间，以固定该电子元件于该第一线路部与第二线路部上。

由上可知，本发明的电子装置及其制法，主要藉由该第一线路层的线路规格不同于该第二线路层的线路规格，因而针对电子装置中不同电性及功能需求，其中的线路层无需全部制作成细线路规格，故相较悉知技术的硅中介板的线路重布层皆为细线路规格，本发明较节省成本。

此外，本发明的第二线路部可设于第一线路部的开口中，故可避免后续制程中搬运及翘曲的问题。

附图说明

图1为悉知半导体封装件的剖视示意图；

图2a至图2e为本发明的电子装置的制法的剖视示意图；以及

图3至图5为本发明的电子装置的不同实施例的剖视示意图。

符号说明

1半导体封装件

10硅中介板

100导电硅穿孔

11,210,220,230介电层

12线路重布层

13底胶

14焊锡凸块

15半导体芯片

150,240电极垫

2,3,4,5电子装置

20,40基板

200a第一表面

200b第二表面

200核心层

201,202线路层

203导电通孔

21,31第一线路部

211,311第一线路层

212开口

22,52第二线路部

221第二线路层

222,250导电元件

23线路结构

231增层线路

24,25电子元件

24a作用面

24b非作用面

241,341第一导电元件

242第二导电元件

26结合材

s开口区

a,b,h,r高度

t空隙。

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2a至图2e为本发明的电子装置2的制法的剖视示意图。

如图2a所示，提供一具有核心层200的基板20。

于本实施例中，该核心层200具有相对的第一表面200a及第二表面200b，且于该第一表面200a及第二表面200b上分别形成有一线路层201及线路层202，并以形成于该核心层200中的导电通孔203电性连接该线路层201及该线路层202。

此外，该基板20还包含形成于该核心层200的第一表面200a及该线路层201上的线路结构23，该线路结构23例如为线路增层结构，其包含有至少一介电层230与至少一设于该介电层230上的增层线路231。

又，于该线路结构23上(如图2a所示的分界线l上)形成有第一线路部21，且该第一线路部21具有至少一介电层210与至少一设于该介电层210上的第一线路层211，且令该第一线路层211电性连接该线路结构23的增层线路231。

另外，该线路结构23与该第一线路部21以相同制程(例如，基板制程)制作，故该线路结构23的增层线路231的线路规格与该第一线路部21的第一线路层211的线路规格相同，其中，所述的线路规格为线宽及线距(l/s)，且该线路结构23的增层线路231与该第一线路层211的l/s为10um以上。

于另一实施例中，如图3所示，该线路结构23与该第一线路部31以不同制程(例如，该线路结构23以基板制程形成，而该第一线路部31以半导体制程形成)制作，故该线路结构23的增层线路231的线路规格(线宽/线距)与该第一线路部31的第一线路层311的线路规格(线宽/线距)不相同，例如，因该第一线路层311以半导体制程所形成，其l/s可为2至10um，而该线路结构23以基板制程形成，其l/s仍为10um以上。

如图2b所示，移除该第一线路部21的部分介电层210，以于该第一线路部21上形成一开口212，使该线路结构23的增层线路231的部分表面外露于该开口212。

于本实施例中，于该第一线路部21的介电层210上预先定义出一开口区s(如图2a所示)，并避免于该开口区s中形成第一线路层211，故于移除该第一线路部21的部分介电层210时，不会损坏该第一线路层211。

如图2c所示，提供一预制完成的第二线路部22，并将该第二线路部22设置于该开口212中。

于本实施例中，该第二线路部22例如为线路板，其具有至少一介电层220与设于该介电层220上的第二线路层221，且该第一线路层211的线路规格(线宽及线距)不同于该第二线路层221的线路规格(线宽及线距)。例如，该第二线路部22以重布线路(redistributionlayers，简称rdl)制程制作该第二线路层221，其线宽/线距为2um以内。

此外，该第二线路部22(例如为线路板)可藉由多个导电元件222(如焊锡凸块、金属柱等)设置于该开口212中的线路结构23的增层线路231上，使该第二线路层221电性连接该基板20。

又，该第一线路部21相对该基板20的高度h与该第二线路部22相对该基板20的高度h为相等。于另一实施例中，如图3所示，该第一线路部31相对该基板20的高度h与该第二线路部22相对该基板20的高度r为不相等(如r＞h)。

另外，该第二线路部22并未填满该开口212，故该第二线路部22与该第一线路部21之间具有空隙t。

如图2d所示，设置一电子元件24于该基板20上，且该电子元件24以其中一部分设于该第一线路层211上而以另一部分设于该第二线路层221上，亦即该电子元件24同时跨设于该第一线路层211与该第二线路层221上。

于本实施例中，该电子元件24为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件24具有相对的作用面24a与非作用面24b，且该作用面24a具有多个电极垫240，并以覆晶方式设于该第一线路层211与该第二线路层221上。

此外，该电子元件24藉由第一导电元件241(如焊锡凸块、金属柱等)结合该第一线路层211，且藉由第二导电元件242(如焊锡凸块、金属柱等)结合该第二线路层221。具体地，该第一导电元件241相对该电子元件24(该作用面24a)的高度b与该第二导电元件242相对该电子元件24(该作用面24a)的高度b为相等。于另一实施例中，如图3及图4所示，该第一导电元件341的高度a与该第二导电元件242的高度b为不相等(如a＞b)。

又，也可于该第二线路部22上设置另一电子元件25，但该另一电子元件25未设于该第一线路部21上。例如，该电子元件25藉由多个第三导电元件250(如焊锡凸块、金属柱等)结合及电性连接该第二线路层221。

如图2e所示，于该基板20与该些电子元件24,25之间形成如底胶的结合材26，以固定该些电子元件24,25。

于本实施例中，该结合材26形成于该第一线路部21与第二线路部22上及该开口212中，且该结合材26包覆该些导电元件222、该第一导电元件241、第二导电元件242及该第三导电元件250。

此外，于另一实施例中，如图4所示，该基板40为无核心层(coreless)式的结构，其仅具有该线路结构23。

另请参阅图5，于其它实施例中，例如接续图2b的制程，还可直接于该开口212中进行重布线路制程，使该第二线路部52与该第一线路部21之间密合而无间隙；或可直接于该基板20上同时增层形成具不同线路规格的第一线路部21及第二线路部52，其中该第一线路部21的第一线路层211的线宽/线距为2～10um，该第二线路部52的第二线路层221的线宽/线距为2um以内。

本发明前述的制法中考量部分电子元件连接至基板上的线路无需制作细线路，如电源接点与接地接点，而将该第一线路部21,31的第一线路层211,311制作成电源接点与接地接点所需的线宽/线距(具较大的线宽/线距)，因而该电子元件24的其中一部分可(以第一导电凸块241,341)电性连接该第一线路层211(线宽/线距为2～10um)，而另一部分则(以第二导电凸块242)电性连接该第二线路层221(线宽/线距为2um以内)，故相较悉知技术的所有线路层的线宽/线距皆为2um以内(如硅中介板的线路重布层)，本发明的制法较节省成本。

此外，本发明的第二线路部22可设于第一线路部21的开口212中，故可避免后续制程中搬运及翘曲(warpage)的问题。

本发明还提供一种电子装置2,3,4,5，包括：一基板20,40、一第一线路部21,31、一第二线路部22,52以及一电子元件24。

所述的基板20,40具有线路结构23。

所述的第一线路部21,31设于该基板20,40上且具有电性连接该线路结构23的第一线路层211,311。

所述的第二线路部22,52设于该基板20,40上且具有电性连接该线路结构23的第二线路层221，其中，该第一线路层211,311的线路规格(线宽/线距)不同于该第二线路层221的线路规格(线宽/线距)。

所述的电子元件24以其中一部分设于该第一线路层211,311上且以另一部分设于该第二线路层221上。

于一实施例中，该基板20具有核心层200。或者，该基板40为无核心层式的结构。

于一实施例中，该线路结构23的线路规格与该第一线路层211,311的线路规格相同或不相同。

于一实施例中，该第一线路部21还具有一开口212，以将该第二线路部22,52置放于该开口212中。

于一实施例中，该第一线路部21的高度h与该第二线路部22,52的高度h,r相等或不相等。

于一实施例中，该第二线路部22为线路板。

于一实施例中，该第二线路层221藉由多个导电元件222电性连接该线路结构23。

于一实施例中，该电子元件24藉由第一导电元件241,341结合该第一线路层211,311，且藉由第二导电元件242结合该第二线路层221。例如，该第一导电元件241,341的高度a,b与该第二导电元件242的高度b为相等或不相等。

于一实施例中，所述的电子装置2还包括另一电子元件25，其设于该第二线路部22上而未设于该第一线路部21上。

于一实施例中，所述的电子装置2还包括结合材26，用以固定该电子元件24,25。

综上所述，本发明的电子装置及其制法，藉由该第一线路层的线路规格不同于该第二线路层的线路规格，因而针对电子装置中不同电性及功能需求，其中的线路层无需全部制作成细线路规格，故本发明能有效节省成本。

此外，本发明的第二线路部可设于第一线路部的开口中，故可避免后续制程中搬运及翘曲的问题。

上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。