抗EMI的超结VDMOS器件结构及其制备方法与流程

本发明属于半导体功率器件技术领域，具体涉及一种抗EMI的超结VDMOS器件结构及其制备方法。

背景技术：

在高压开关电源等应用中，需要采用具有良好的体二极管特性且耐用性强的纵向双扩散金属氧化物半导体场效应晶体管(VDMOS)。而常规的平面VDMOS器件具有较高的导通电阻，造成了电子系统较高的导通损耗。在20世纪90年代末，依据超结理论（Super-Junction）的电荷平衡概念所设计的超结VDMOS器件被引入市场。相较于常规的高压平面VDMOS，超结VDMOS的单位面积导通电阻Rsp要小很多，因而超结VDMOS具有比常规VDMOS小得多的导通电阻Rds(on)，功率器件的导通损耗更小，从而电子系统可以得到更高的效率。正是由于超结VDMOS的这些优点，近几年它在LED照明、LCD电视，智能手机充电器等领域得到广泛的应用，迅速取代了传统的高压平面VDMOS。

高压超结功率半导体器件目前有两种主流的超结工艺技术：多次外延多次注入技术和深沟槽外延填充技术。由于多次外延多次注入技术需要至少5次以上的外延生长及离子注入工艺，光刻对准精度要求极其高，因而工艺难度较大且制造成本较高。深沟槽外延填充技术是国内普遍采用的制作超结技术，沟槽深度普遍在35μm以上，而沟槽宽度在5μm以内，如此陡峭的深沟槽在功率器件开通或关断瞬间造成漏极源极间电容和米勒电容产生急剧的变化。而功率器件的电容的急剧变化会引起功率器件的漏极和栅极侧的电压或电流的急剧变化，叠加到电子电路中，会引起电路系统的输入端和输出端的EMI问题。

随着深沟槽外延填充技术的工艺推进，超结VDMOS的元胞密度越来越大，N型外延区的掺杂浓度越来越高，沟槽间距越来越小，为了在尽可能地降低导通电阻R_ds(on)的同时又可以满足击穿电压BV的要求，沟槽深度也相应地越来越深，但是这也带来一个问题即沟槽越深功率器件造成的EMI问题也更加严重。

技术实现要素：

本发明的目的是提供一种抗EMI的超结VDMOS器件结构及其制备方法，可以减缓超结VDMOS开通或关断瞬间由深沟槽造成的漏极源极间电容和米勒电容变化，从而改善电子系统EMI特性。

本发明所采用的技术方案为：

抗EMI的超结VDMOS器件结构制备方法，其特征在于：

所述方法在使用深沟槽外延填充技术制造超结过程中，在刻蚀出深沟槽后，采用3次不同倾斜角度的硼离子注入依次形成三个P型辅助耗尽区。

所述方法具体包括以下步骤：

步骤一：利用外延工艺，在重掺杂的N⁺衬底上外延一层35～50μm的N型外延层；

步骤二：通过Pbody光刻掩膜板掩膜，在N型外延层上进行硼离子注入形，并在900～1200°C高温下推结90～300分钟形成Pbody区7；

步骤三：在N型外延层上表面淀积一层Si₃N₄保护层，并利用P柱光刻掩膜板对Si₃N₄保护层进行刻蚀形成Si₃N₄保护层，然后对N型外延层进行深沟槽刻蚀，刻蚀出深度为30～45μm的深槽，沟槽宽度为3～5μm；

步骤四：在Si₃N₄保护层掩膜下，以角度θ1为注入倾斜角，剂量为1×10¹³cm^-3，能量为120keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽一区；

其中，θ1=arctan(4x/y)， y为沟槽深度，x为沟槽宽度；

步骤五：在Si₃N₄保护层掩膜下，以角度θ2为注入倾斜角，剂量为5×10¹²cm^-3，能量为80keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽二区；

其中，θ2=arctan(2x/y)，y为沟槽深度，x为沟槽宽度；

步骤六：在Si₃N₄保护层掩膜下，以角度θ3为注入倾斜角，剂量为1×10¹²cm^-3，能量为60keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽三区；

其中，θ3=arctan(4x/3y)，y为沟槽深度，x为沟槽宽度；

步骤七：在形成P型辅助耗尽区的深沟槽中外延生长P型掺杂的外延层，并去除Si₃N₄保护层，然后利用抛光工艺使得P外延层上表面与N型外延层上表面对齐，形成与N型外延层相间排列的P柱，即形成复合缓冲层；

步骤八：在复合缓冲层上依次形成超结VDMOS器件特征层：栅氧化层、多晶硅栅电极、N⁺源区、BPSG介质层、金属化源电极。

如所述的抗EMI的超结VDMOS器件结构制备方法制得的器件结构。

本发明具有以下优点：

本发明的超结器件，漏极源极间电容和米勒电容的变化远远小于传统超的结器。叠加到电子电路中，会使得电路系统的输入端和输出端的EMI问题得以改善。

附图说明

图1为传统的超结VDMOS的结构示图；

图2为本发明的具有3个P型辅助耗尽区的超结VDMOS的结构示图；

图3为本发明的步骤四的示意图；

图4为本发明的步骤五的示意图；

图5为本发明的步骤六的示意图；

图6为传统的超结器件的N柱区的耗尽层边界曲线随着Vds逐渐展宽示意图；

图7为本发明的超结器件的N柱区的耗尽层边界曲线随着Vds逐渐展宽示意图；

其中，1、N⁺衬底，2、N型外延层，3、P柱，4、P型辅助耗尽一区，5、P型辅助耗尽二区，6、P型辅助耗尽三区，7、Pbody区，8、N⁺源区，9、栅氧化层，10、多晶硅栅电极，11、BPSG介质层，12、金属化源电极，13、Si₃N₄保护层。

具体实施方式

下面结合具体实施方式对本发明进行详细的说明。

本发明涉及的一种抗EMI的超结VDMOS器件的制造方法，使用深沟槽外延填充技术制造超结过程中，在刻蚀出深沟槽后，采用3次不同倾斜角度的硼离子注入依次形成P型辅助耗尽一区6、P型辅助耗尽二区5和P型辅助耗尽三区4。具体通过以下步骤实现：

步骤一、利用外延工艺，在重掺杂的N⁺衬底1上外延一层35～50μm的N型外延层2；

步骤二、通过Pbody光刻掩膜板掩膜，在N型外延层2上进行硼离子注入形，并在900~1200°C高温下推结90~300分钟形成Pbody区7；

步骤三、在N型外延层2上表面淀积一层Si₃N₄保护层，并利用P柱光刻掩膜板对Si₃N₄保护层进行刻蚀形成Si₃N₄保护层13，然后对N型外延层2进行深沟槽刻蚀，刻蚀出深度为30~45μm的深槽，沟槽宽度为3~5μm（为方便后面计算P型辅助耗尽区的离子注入倾斜角，设沟槽深度为y，沟槽宽度为x）；

步骤四、参见图3，在Si₃N₄保护层13掩膜下，以角度θ1为注入倾斜角，剂量为1×10¹³cm^-3，能量为120keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽一区6。其中θ1=arctan(4x/y)；

步骤五、参见图4，在Si₃N₄保护层13掩膜下，以角度θ2为注入倾斜角，剂量为5×10¹²cm^-3，能量为80keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽二区5。其中θ2=arctan(2x/y)；

步骤六、参见图5，在Si₃N₄保护层13掩膜下，以角度θ3为注入倾斜角，剂量为1×10¹²cm^-3，能量为60keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽三区4。其中θ2=arctan(4x/3y)；

步骤七、在形成P型辅助耗尽区的深沟槽中外延生长P型掺杂的外延层，并去除Si₃N₄保护层13，然后利用抛光工艺使得P外延层上表面与N型外延层2上表面对齐，形成与N外延层2相间排列的P柱3，即形成复合缓冲层；

步骤八、参见图2，在复合缓冲层上依次形成超结VDMOS器件特征层：栅氧化层9、多晶硅栅电极10、N⁺源区8、BPSG介质/11、金属化源电极12。

在超结VDMOS器件从导通状态转变到关断状态的过程中漏源电压Vds由低电压逐渐变化为高电压。而随着Vds由低电压逐渐变化为高电压，器件耗尽区的宽度逐渐变大。传统的超结器件的N柱区的耗尽层边界曲线随着Vds逐渐展宽如图6所示。本发明的超结器件的N柱区的耗尽层边界曲线随着Vds逐渐展宽如图7所示。

参见图6及图7，器件从导通状态转变到关断状态的过程中在漏源电压Vds相同的情况下，传统的超结器件的N柱区的耗尽层边界曲线总要陡峭于本发明的超结器件的N柱区的耗尽层边界曲线。根据电荷守恒原理，耗尽区的电荷变化量是一定的。传统的超结器件的N柱区的耗尽层边界曲线总要陡峭于本发明的超结器件的N柱区的耗尽层边界曲线，所以漏源电压Vds变化量为∆Vds时，本发明的超结器件的N柱区的耗尽层边界曲线的变化要平缓于传统的超结器件。这样就使得本发明的超结器件漏极源极间电容和米勒电容的变化远远小于传统超的结器。叠加到电子电路中，会使得电路系统的输入端和输出端的EMI问题得以改善。

本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。