一种半导体的制备方法、半导体、显示面板及显示装置与流程

本发明涉及液晶显示领域，特别是涉及一种半导体的制备方法、半导体、显示面板及显示装置。

背景技术：

目前，显示器大多是以薄膜晶体管(tft)为开关元件的有源阵列驱动显示器。tft是一种场效应半导体器件，包括衬底、半导体沟道层、绝缘层、栅极和源漏电极等几个重要组成部分。在常规的tft制程中,需要经过多次“化学气相沉积(cvd)、光阻涂布、曝光、显影、离子植入、去光阻”循环。该工艺过程较复杂，且需要多台涂布机、曝光机、离子植入机、去光阻机、活化机等，生产周期长，生产成本高。

技术实现要素：

本发明主要解决的技术问题是提供一种半导体的制备方法、半导体、显示面板及显示装置，能够简化半导体的制备工艺。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种半导体的制备方法，包括：提供衬底基板；利用第一掩膜板，通过化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第一浓度的第一掺杂物质，进而在所述第一掩膜板的第一开口区形成第一掺杂非晶硅层。

其中，进一步包括：利用第二掩膜板，通过所述化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第二浓度的第二掺杂物质，进而在所述第二掩膜板的第二开口区形成第二掺杂非晶硅层，所述第一掺杂非晶硅层和所述第二掺杂非晶硅层共同组成所述半导体的非晶硅层。

其中，所述利用第二掩膜板，通过所述化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第二浓度的第二掺杂物质，进而在所述第二掩膜板的第二开口区形成第二掺杂非晶硅层之后进一步包括，利用第三掩膜板，通过所述化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第三浓度的第二掺杂物质，进而在所述第三掩膜板的第三开口区形成第三掺杂非晶硅层，所述第一掺杂非晶硅层、所述第二掺杂非晶硅层、所述第三掺杂非晶硅层共同组成所述半导体的非晶硅层。

其中，当在所述衬底基板上制备n型或p型半导体时，若所述第二掺杂非晶硅层位于所述第一掺杂非晶硅层和所述第三掺杂非晶硅层之间，则所述第二浓度小于所述第三浓度；若所述第三掺杂非晶硅层位于所述第一掺杂非晶硅层和所述第二掺杂非晶硅层之间，则所述第三浓度小于所述第二浓度。

其中，当在所述衬底基板上同时制备n型和p型半导体时，所述利用第三掩膜板，通过所述化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第三浓度的第二掺杂物质，进而在所述第三掩膜板的第三开口区形成第三掺杂非晶硅层之后包括，利用第四掩膜板，通过所述化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第四浓度的第一掺杂物质，进而在所述第四掩膜板的第四开口区形成第四掺杂非晶硅层，所述第一掺杂非晶硅层、所述第二掺杂非晶硅层、所述第三掺杂非晶硅层、所述第四掺杂非晶硅层共同组成所述半导体的非晶硅层。

其中，所述第四浓度大于第一浓度；所述第三浓度大于第二浓度。

其中，所述利用第二掩膜板，通过化学气相沉积的方法，在所述衬底基板上沉积非晶硅的同时通入第二浓度的第二掺杂物质，进而在所述第二掩膜板的第二开口区形成第二掺杂非晶硅层，所述第一掺杂非晶硅层和所述第二掺杂非晶硅层共同组成所述薄膜晶体管的非晶硅层之后包括，对所述衬底基板上的所述非晶硅层进行退火处理；在所述非晶硅层上依次制备栅极绝缘层、栅极、层间绝缘层、源漏电极；或者，对所述衬底基板上的所述非晶硅层进行退火处理；利用准分子激光退火技术将所述非晶硅层转化为多晶硅层；在所述多晶硅层上依次制备栅极绝缘层、栅极、层间绝缘层、源漏电极。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种半导体，所述半导体为采用如上所述的方法制备。

为解决上述技术问题，本发明采用的再一个技术方案是：提供一种显示面板，包括如上所述的半导体。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示装置，包括如上所述的显示面板及背光模组。

本发明的有益效果是：区别于现有技术的情况，本发明利用掩膜板，通过化学气相沉积的方法，在衬底基板上沉积非晶硅的同时通入一定浓度的掺杂物质，能够在沉积非晶硅的同时完成一定浓度的掺杂，进而简化了半导体的制备流程，缩短制备周期。

附图说明

图1为本发明半导体的制备方法一实施方式的流程示意图；

图2为本发明半导体一实施方式的结构示意图；

图3为制备图2中的半导体所利用的掩膜板的结构示意图

图4为本发明半导体另一实施方式的结构示意图；

图5为制备图4中的半导体所利用的掩膜板的结构示意图；

图6为本发明半导体制备方法又一实施方式的流程示意图；

图7为本发明半导体再一实施方式的结构示意图；

图8为制备图7中的半导体所利用的掩膜板的结构示意图；

图9为本发明半导体又一实施方式的结构示意图；

图10为制备图9中的半导体所利用的掩膜板的结构示意图；

图11为本发明显示面板一实施方式的结构示意图；

图12为本发明显示装置一实施方式的结构示意图。

具体实施方式

请参阅图1，图1为本发明半导体的制备方法一实施方式的流程示意图，该制备方法包括：

s101：提供衬底基板；

s102：利用第一掩膜板，通过化学气相沉积(cvd)方法，在衬底基板上沉积非晶硅的同时通入第一浓度的第一掺杂物质，进而在第一掩膜板的第一开口区形成第一掺杂非晶硅层；

s103：利用第二掩膜板，通过cvd方法，在衬底基板上沉积非晶硅的同时通入第二浓度的第二掺杂物质，进而在第二掩膜板的第二开口区形成第二掺杂非晶硅层，第一掺杂非晶硅层和第二掺杂非晶硅层共同组成半导体的非晶硅层。

在一个应用场景中，请结合图2-图3，图2为本发明半导体一实施方式的结构示意图，图3为制备图2中的半导体所利用的掩膜板的结构示意图，下面以制备n型半导体为例详细说明，p型半导体制备方法类似：

首先提供衬底基板20，衬底基板20需具有一定的光学平整度，优良的光学性能，较高的透明度和较低的反射率；接着利用第一掩膜板31，通过cvd方法，在衬底基板20上沉积非晶硅的同时通入第一浓度的第一掺杂物质，例如bh3，进而在第一掩膜板31的第一开口区310形成第一掺杂非晶硅层210，即n型半导体沟道；为避免cvd沉积过程中，掩膜板31与衬底基板20之间的缝隙中有非晶硅沉积，掩膜板31与衬底基板20的接触面也需要具有一定的光学平整度，进而保证两者能紧密接触；接着利用第二掩膜板32，通过cvd的方法，在衬底基板20上沉积非晶硅的同时通入第二浓度的第二掺杂物质，例如ph5，进而在第二掩膜板32的第二开口区321、322形成第二掺杂非晶硅层211、212，即n型半导体的源区和漏区，第一掺杂非晶硅层210和第二掺杂非晶硅层211、212共同组成半导体的非晶硅层；此时需要注意的是，第二掩膜板32与衬底基板20接触面也需要具有一定的光学平整度；另外由于第一掺杂非晶硅层210的存在，第二掩膜板32在第一掺杂非晶硅层210的对应位置为一凸起封闭结构，以避免破坏已经沉积的非晶硅层的结构。在其他实施例中，也可以先制备第二掺杂非晶硅层211、212，后制备第一掺杂非晶硅层210，但此时第一掩膜板31在第二掺杂非晶硅层211、212的对应位置需要有一凸起封闭结构。

在一个应用场景中，会存在需要在在衬底基板上同一层制备n型和p型半导体情况，请结合图4-图5，图4为本发明半导体另一实施方式的结构示意图，图5为制备图4中的半导体所利用的掩膜板的结构示意图。

具体地，首先，利用第一掩膜板50，通过cvd方法，在衬底基板40上沉积非晶硅的同时通入第一浓度的第一掺杂物质，例如bh3，形成n型半导体沟道410和p型半导体源区420与漏区421；接着利用第二掩膜板51，通过cvd方法，在衬底基板40上沉积非晶硅的同时通入第二浓度的第二掺杂物质，例如ph5，形成n型半导体源区411、漏区412和p型半导体沟道422。在本实施例中，掩膜板的设计方式与上述实施例中的相同，在此不再赘述。在其他实施例中，制备顺序也可以更换，本发明对此不做限定。

请参阅图6，图6为本发明半导体制备方法又一实施方式的流程示意图。对于某些半导体源区和/或漏区存在重掺杂和轻掺杂情况，该种半导体制备方法包括：

s601：提供衬底基板；

s602：利用第一掩膜板，通过cvd方法，在衬底基板上沉积非晶硅的同时通入第一浓度的第一掺杂物质，进而在第一掩膜板的第一开口区形成第一掺杂非晶硅层；

s603：利用第二掩膜板，通过cvd方法，在衬底基板上沉积非晶硅的同时通入第二浓度的第二掺杂物质，进而在第二掩膜板的第二开口区形成第二掺杂非晶硅层；

s604：利用第三掩膜板，通过cvd方法，在衬底基板上沉积非晶硅的同时通入第三浓度的第二掺杂物质，进而在第三掩膜板的第三开口区形成第三掺杂非晶硅层。

图7为本发明半导体再一实施方式的结构示意图，图8为制备图7中的半导体所利用的掩膜板的结构示意图，具体地，在一个应用场景中，以在衬底基板上制备n型半导体为例详细说明，制备p型半导体的方法类似。首先，利用第一掩膜板81，通过cvd方法，在衬底基板70上沉积非晶硅的同时通入第一浓度的第一掺杂物质，例如bh3，形成n型半导体沟道710；接着利用第二掩膜板82，通过cvd方法，在衬底基板70上沉积非晶硅的同时通入第二浓度的第二掺杂物质，例如ph5，形成n型半导体第一源区711、第一漏区712；然后利用第二掩膜板83，通过cvd方法，在衬底基板70上沉积非晶硅的同时通入第三浓度的第二掺杂物质，例如ph5，形成n型半导体第二源区713、第二漏区714。在本实施例中，制备三种掺杂非晶硅层的顺序可更改，掩膜板的设计方式与上述实施例中的相同，在此不再赘述。上述若第二掺杂非晶硅层711、712位于第一掺杂非晶硅层710和第三掺杂非晶硅层713、714之间，则第二浓度小于第三浓度；若第三掺杂非晶硅层713、714位于第一掺杂非晶硅层710和第二掺杂非晶硅层711、712之间，则第三浓度小于第二浓度，即保证外部为重掺杂区，中间为轻掺杂区域。

在另一个应用场景中，当在衬底基板上同时制备n型和p型半导体时，请继续参阅图6，在步骤s604之后包括步骤s605：利用第四掩膜板，通过cvd方法，在衬底基板上沉积非晶硅的同时通入第四浓度的第一掺杂物质，进而在第四掩膜板的第四开口区形成第四掺杂非晶硅层。

具体而言，请结合图9-图10，图9为本发明半导体又一实施方式的结构示意图，图10为制备图9中的半导体所利用的掩膜板的结构示意图。首先，利用第一掩膜板100，通过cvd方法，在衬底基板90上沉积非晶硅的同时通入第一浓度的第一掺杂物质，例如bh3，形成n型半导体沟道910和p型半导体轻掺杂源区920与轻掺杂漏区921；接着利用第二掩膜板101，通过cvd方法，在衬底基板90上沉积非晶硅的同时通入第二浓度的第二掺杂物质，例如ph5，形成n型半导体轻掺杂源区911、轻掺杂漏区912和p型半导体沟道922；然后利用第三掩膜板102，通过cvd方法，在衬底基板90上沉积非晶硅的同时通入第三浓度的第二掺杂物质，例如ph5，以形成n型半导体重掺杂源区913、重掺杂漏区914；最后利用第四掩膜板103，通过cvd方法，在衬底基板90上沉积非晶硅的同时通入第四浓度的第一掺杂物质，例如bh3，以形成p型半导体重掺杂源区923、重掺杂漏区924。需要注意的是，在本实施例中通入的掺杂物质的第四浓度大于第一浓度，第三浓度大于第二浓度。本实施例中，掩膜板的设计方式与上述实施例中的相同，在此不再赘述。

在上述所有实施例利用cvd方法在衬底基板上制备完成非晶硅层之后进一步包括，对衬底基板上的非晶硅层进行退火处理；在非晶硅层上依次制备栅极绝缘层、栅极、层间绝缘层、源漏电极；或者，对衬底基板上的非晶硅层进行退火处理；利用准分子激光退火技术将非晶硅层转化为多晶硅层；在多晶硅层上依次制备栅极绝缘层、栅极、层间绝缘层、源漏电极。在实际制备过程中，是采用非晶硅还是多晶硅可根据实际情况进行选择。

请参阅图11，图11为本发明显示面板一实施方式的结构示意图，该显示面板110包括利用上述实施例中提供的方法制备的半导体111。

请参阅图12，图12为本发明显示装置一实施方式的结构示意图，该显示装置包括上述显示面板121及背光模组122。需要指出的是，在有些情况下，为了防止背光模组影响上述半导体器件的性能，在上述半导体的衬底基板上还可利用cvd方法和掩膜板的方式沉积一层非晶硅，然后在该非晶硅层上沉积一层缓冲层，接着在该缓冲层上制备上述所有实施例中的半导体；该层非晶硅不透光，可以防止背光模组对半导体器件性能的影响。另外，在上述实施例中，利用准分子激光退火技术将非晶硅层转化为多晶硅层时，该缓冲层内部的非晶硅层是不会被转化的。

总而言之，区别于现有技术的情况，本发明利用掩膜板，通过化学气相沉积的方法，在衬底基板上沉积非晶硅的同时通入一定浓度的掺杂物质，能够在沉积非晶硅的同时完成一定浓度的掺杂，进而简化了半导体的制备流程，缩短制备周期。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，每一层并不局限于一种元件，可以为多种；另外，可以理解的是当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。