本发明涉及一种版图结构，本发明尤其是涉及一种用于兼顾IGBT短路能力与开关速度的版图结构。
背景技术：
现有技术为提高器件短路能力，会增加dummy区域（无电子沟道区域），过宽的dummy区可能导致芯片加工过程中发生翘曲，为了避免翘曲，会在dummy区添加沟槽，沟槽的增加会导致输入电容的增大，进而影响开关速度。本发明通过使dummy区的沟槽不接栅极跑道，从而实现输入电容和米勒电容的降低，进而提高开关速度，增大器件可使用频率范围。
现有结构为提高短路能力，会增加dummy区域，过宽的dummy区可能导致芯片加工过程中发生翘曲，为了避免翘曲，会在dummy区添加沟槽，沟槽的增加会导致输入电容的增大，影响开关速度。
对于现有技术的版图结构中，三个栅极沟槽均接栅极跑道，位于中间的栅极沟槽的主要作用是提高沟槽面内分布均匀性，从而有效防止芯片加工过程中发生翘曲。
技术实现要素：
本发明的目的是克服现有技术中存在的不足，提供一种可以有效降低由中间沟槽引起的输入电容与米勒电容、提高器件开关速度、降低开关损耗的用于兼顾IGBT短路能力与开关速度的版图结构。
按照本发明提供的技术方案，所述用于兼顾IGBT短路能力与开关速度的版图结构，它包括芯片版图底板、栅极跑道、第一栅极槽、第二栅极槽与栅极；在芯片版图底板的上表面淀积有栅极跑道，栅极跑道与栅极相连，在芯片版图底板的上表面开设有若干第一栅极槽，在每两个第一栅极槽之间的芯片版图底板的上表面开设有第二栅极槽，且第一栅极槽均与栅极跑道呈相连设置，第二栅极槽呈浮空设置，且第一栅极槽与第二栅极槽均位于栅极跑道内部。
所述第一栅极槽与第二栅极槽的宽度相等，且第一栅极槽的长度方向与第二栅极槽的长度方向呈平行设置，第二栅极槽与两个第一栅极槽之间的距离相等，第一栅极槽的长度方向与栅极跑道的长度方向呈垂直设置。
本发明可以有效降低由dummy区域沟槽引起的输入电容与米勒电容，从而提高器件开关速度，降低开关损耗，增大器件可使用频率范围。
附图说明
图1是本发明的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
该用于兼顾IGBT短路能力与开关速度的版图结构，它包括芯片版图底板1、栅极跑道2、第一栅极槽3、第二栅极槽4与栅极5；在芯片版图底板1的上表面淀积有栅极跑道2，栅极跑道2与栅极5相连（即栅极跑道2最终连接到栅极5），在芯片版图底板1的上表面开设有若干第一栅极槽3，在每两个第一栅极槽3之间的芯片版图底板1的上表面开设有第二栅极槽4，且第一栅极槽3均与栅极跑道2呈相连设置，第二栅极槽4呈浮空设置，且第一栅极槽3与第二栅极槽4均位于栅极跑道2内部。
所述第一栅极槽3与第二栅极槽4的宽度相等，且第一栅极槽3的长度方向与第二栅极槽4的长度方向呈平行设置，第二栅极槽4与两个第一栅极槽3之间的距离相等，第一栅极槽3的长度方向与栅极跑道2的长度方向呈垂直设置。
所述栅极跑道2的材质为多晶硅。
第二栅极槽4及其两边二分之一区域形成了dummy区，第一栅极槽3及其两边二分之一区域形成了有效导电区。
本发明中，第二栅极槽4位于两个第一栅极槽3之间，第二栅极槽4不接栅极跑道2，可以有效降低由第二栅极槽4引起的输入电容与米勒电容，从而提高器件开关速度，降低开关损耗，增大器件可使用频率范围，同时由于有效区域不变，器件的饱和压降并不受影响。