一种高可靠性的SOI‑LIGBT的制作方法

本发明属于功率半导体技术领域，涉及一种高可靠性的SOI-LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。

背景技术：

电力电子器件在电能的控制和转换上起着巨大的作用，而IGBT(Insulator-Gate-Bipolar-Transistor)作为电力电子器件的典型代表，其既具有MOSFET高输入阻抗和驱动简单的优点，电导调制效应又使其具有BJT(Bipolar-Junction-Transistor)器件低导通压降和高电流密度的优势，这些促使IGBT兼具有高压和大电流等优点，在轨道交通、智能电网、家用电器以及基站等众多领域独居优势。横向IGBT(LIGBT)便于集成，且SOI技术具有泄漏电流小，便于隔离等优势，因此，SOI LIGBT是单片功率集成芯片的核心元器件。

IGBT的击穿可看作为开基区PNP三极管击穿，由于其对泄漏电流的放大作用，此类击穿相比于一般PN结击穿，其击穿电压较小。因此，相比于相同耐压级别的MOSFET，IGBT漂移区较长，长漂移区意味着IGBT存储更多载流子，不利于IGBT关断。耐压大小和关断速度是IGBT/LIGBT一对急需解决的矛盾。LIGBT开启时，空穴电流横向通过漂移区和阱区，流经P+体接触区从发射极流出。由于LIGBT低电位位于表面，空穴电流被P+体接触区收集时，会在N+发射区底部和侧面聚集，造成N+发射区底部和发射极具有较大电势差，触发寄生NPN三极管开启，从而引起闩锁效应，导致LIGBT的FBSOA(Forward-Biased Safe Operation area)和SCSOA(Short-Circuit Safe Operation area)变小。

技术实现要素：

本发明的目的，就是针对上述问题，提出一种高可靠性的SOI-LIGBT。

本发明的技术方案是：一种高可靠性的SOI-LIGBT，包括自下而上依次层叠设置的P衬底1、埋氧层2和顶部半导体层；所述的顶部半导体层包括N漂移区3、位于N漂移区3一侧的发射极结构和栅极结构、以及位于N漂移区3另一侧的集电极结构；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，其中P阱区4和P+体接触区6相互接触且并列设置在埋氧层2上表面，P阱区4与N漂移区3接触，N+发射区5位于P阱区4上层且与P+体接触区6接触，N+发射区5和P+体接触区6的共同引出端为金属发射极；其特征在于，所述发射极为槽形结构，P+体接触区6与埋氧层2接触；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且两端分别与N+发射区5和N漂移区3有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、位于N缓冲区9上层的N+集电区10和P+集电区11，以及位于顶部半导体层之上的绝缘层12和多晶硅电阻区13，所述N+集电区10位于远离发射极结构一侧，N缓冲区9与多晶硅电阻区13通过绝缘层12电气隔离开；所述的多晶硅电阻区13一侧与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为金属集电极。

进一步的，所述金属发射极靠近漂移区一侧和底部均与P+体接触区6接触。

进一步的，所述的金属发射极靠近漂移区一侧与P+体接触区6接触，其底部与埋氧层2接触。

进一步的，所述的金属发射极通过一个短路槽与P+体接触区6电气连接；所述的短路槽包括短路多晶硅14和短路绝缘层15，短路槽底部和靠近漂移区一侧分别与P+体接触区6和P阱区4接触，短路多晶硅14两侧通过短路绝缘层15与顶部半导体层隔离开。

本发明的有益效果为，相对于传统的LIGBT，本发明实现高速、低功耗，兼具大FBSOA和SCSOA的优良性能。

附图说明

图1为本发明提出的实施例1元胞结构示意图；

图2为本发明提出的实施例2元胞结构示意图；

图3为本发明提出的实施例3元胞结构示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

实施例1

如图1所示，本例包括自下而上依次层叠设置的P衬底1、埋氧层2和顶部半导体层；所述的顶部半导体层包括N漂移区3、位于N漂移区3一侧的发射极结构和栅极结构、以及位于N漂移区3另一侧的集电极结构；所述的发射极结构包括P阱区4、N+发射区5和P+体接触区6，其中P阱区4和P+体接触区6相互接触且并列设置在埋氧层2上表面，P阱区4与N漂移区3接触，N+发射区5位于P阱区4上层且与P+体接触区6接触，N+发射区5和P+体接触区6的共同引出端为金属发射极；所述的栅极结构包括栅氧化层7和覆盖在栅氧化层7上的栅多晶硅8，栅氧化层7位于P阱区4之上且两端分别与N+发射区5和N漂移区3有部分交叠，栅多晶硅8的引出端为栅电极；所述的集电极结构包括N缓冲区9、位于N缓冲区9上层的N+集电区10和P+集电区11，以及位于顶部半导体层之上的绝缘层12和多晶硅电阻区13，所述N+集电区10位于远离发射极结构一侧，N缓冲区9与多晶硅电阻区13通过绝缘层12电气隔离开；所述的多晶硅电阻区13一侧与N+集电区10电气连接，另一侧和P+集电区11的共同引出端为金属集电极；本例中金属发射极靠近漂移区一侧和底部均与P+体接触区6接触。

本例的工作原理为：

新器件在处于耐压状态时，由于只有较小的电子泄漏电流流过多晶硅电阻，多晶硅电阻上的压降不足以使P+集电区/N缓冲区二极管导通，使P+集电区不起作用。多晶硅电阻上电压降较小，相当于集电极电压直接加在N缓冲区上，类似于MOSFET耐压。新器件P+集电区被屏蔽，开基区三极管耐压转换为一般的PN结耐压，耐压能力更强。新器件在开启时，空穴电流直接横向流过P阱区被P+体接触区收集，而不用如传统的LIGBT被表面的P+体接触收集，空穴电流聚集在N+发射区底部效应减弱，新器件抗闩锁能力更强，短路可持续时间更长。

实施例2

如图2所示，本例与实施例1的区别在于，金属发射极靠近漂移区一侧与P+体接触区6接触，其底部与埋氧层2接触。

实施例3

如图3所示，本例与实施例1的区别在于，金属发射极通过一个短路槽与P+体接触区6电气连接；所述的短路槽包括短路多晶硅14和短路绝缘层15，短路槽底部和靠近漂移区一侧分别与P+体接触区6和P阱区4接触，短路多晶硅14两侧通过短路绝缘层15与顶部半导体层隔离开。与实施例1和2相比，本例具有更好的抗闩锁和短路能力。