一种GaN基垂直晶体管及其制备方法与流程

本发明涉及半导体领域，具体涉及一种GaN基垂直晶体管及其制备方法。

背景技术：

随着信息技术的飞速发展，诸如功率开关、功率整流器等大功率电子器件已广泛应用于国民经济各个领域。作为传统硅基功率器件的替代品，基于第三代宽禁带半导体GaN材料的功率器件因其优异的材料特性和器件结构备受瞩目。GaN材料拥有较大的禁带宽度和电子迁移率，较好的热稳定性和化学稳定性，因而在大功率和高频领域有着广泛的应用前景而受到关注和研究。GaN功率晶体管以其高效率和小体积而成为电源转换系统应用方面热门的候选者。

采用AlGaN/GaN异质结的横向晶体管得到了广泛的研究和关注，其性能指标已经可以让其在实际应用中获得一席之地。但是它也存在着一些无法解决的问题，如有限的击穿电压等。

相比于平面结构的GaN基功率器件，垂直结构的GaN基功率器件有着显著的优势，例如不需要通过牺牲芯片面积来获得较高的反向击穿电压，由于电场峰值远离器件表面，器件有很好的可靠性以及优良的热稳定性等。

技术实现要素：

本发明的目的在于提供一种具有好的可靠性以及优良的热稳定性的GaN基垂直晶体管及其制备方法。

本发明提供的GaN基垂直晶体管，包括：

n型GaN衬底，其具有第一掺杂浓度；

n型GaN外延层，其具有第二掺杂浓度，形成于所述n型GaN衬底上，所述第二掺杂浓度小于所述第一掺杂浓度；

第一p型GaN外延层，位于所述n型GaN外延层上；沟槽，贯穿所述第一p型GaN外延层并延伸至所述n型GaN外延层中；

栅极区外延叠层，形成于所述沟槽中并向两侧延伸，自下而上依次包括GaN外延层、AlGaN外延层和第二p型GaN外延层；

栅电极，形成于所述沟槽中的栅极区外延叠层上；

源电极，位于所述第一p型GaN外延层上，以与所述第二p型GaN外延层保持一定间距的方式形成于所述栅极区外延叠层两侧；

以及漏电极，位于所述n型GaN衬底背面。

优选地，还包括碳掺杂GaN外延层，形成于所述第一p型GaN外延层上，并且被所述沟槽贯穿。

优选地，所述碳掺杂GaN外延层的掺杂浓度为5×10¹⁸cm^-3。

优选地，所述沟槽为V型槽。

优选地，所述第一掺杂浓度大于10¹⁸cm^-3，所述第二外延层掺杂浓度为2×10¹⁶cm^-3，所述第一、第二p型GaN外延层的掺杂浓度为3×10¹⁹cm^-3。

本发明还提供一种GaN基垂直晶体管的制备方法，包括以下步骤：

提供具有第一掺杂浓度的n型GaN衬底；

n型GaN外延层形成步骤，在所述n型GaN衬底上形成具有第二掺杂浓度的n型GaN外延层，其中，所述第二掺杂浓度小于所述第一掺杂浓度；

第一p型GaN外延层形成步骤，在所述n型GaN外延层上形成第一p型GaN外延层；

沟槽形成步骤，形成贯穿所述第一p型GaN外延层并延伸至所述n型GaN外延层中的沟槽；

外延叠层形成步骤，在所述沟槽上依次外延形成GaN外延层、AlGaN外延层和第二p型GaN外延层；

刻蚀步骤，对所述外延叠层进行刻蚀，形成源极区和栅极区；

漏电极形成步骤，在所述n型GaN衬底背面形成漏极；

栅电极形成步骤，在所述栅极区的外延叠层上形成栅极；以及

源电极形成步骤，在所述第一p型GaN外延层上，与所述第二p型GaN外延层保持一定间隔形成源极。

优选地，在所述沟槽形成步骤前还包括碳掺杂GaN外延层形成步骤，在所述第一p型GaN外延层上形成碳掺杂GaN外延层，并且在所述沟槽形成步骤中形成贯穿所述碳掺杂GaN外延层、第一p型GaN外延层并延伸至所述n型GaN外延层中的沟槽。

优选地，所述刻蚀步骤具体包括以下子步骤：栅极区刻蚀步骤，对所述第二p型GaN外延层进行刻蚀，去除两侧部分第二p型GaN外延层，使所述AlGaN外延层两侧部分暴露；以及源极区刻蚀步骤，对所述AlGaN外延层和所述GaN外延层进行刻蚀，去除两侧部分所述AlGaN外延层、所述GaN外延层和所述碳掺杂GaN外延层，使所述第一p型GaN外延层两侧部分暴露。

优选地，所述碳掺杂GaN外延层的掺杂浓度为5×10¹⁸cm^-3。

优选地，所述沟槽为V型槽。

本发明在GaN基片上制备出垂直结构晶体管器件，在不损失芯片面积情况下能够获得更高的反向击穿电压，同时避免了由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。此外， V型槽可以有效提高阈值电压，获得更佳的关断效果。进一步地，在器件中引入的碳掺杂GaN层，可以明显降低反向漏电流。

附图说明

图1 是GaN基垂直晶体管实施方式一的结构示意图。

图2是GaN基垂直晶体管实施方式二的结构示意图。

图3是GaN基垂直晶体管制备方法实施方式一的流程图。

图4是形成第一p型GaN外延层后的器件结构示意图。

图5是形成沟槽后的器件结构示意图。

图6是形成外延叠层后的器件结构示意图。

图7是刻蚀步骤的子流程图。

图8是形成栅极区后的器件结构示意图。

图9是形成源极区后的器件结构示意图。

图10是形成漏电极后的器件结构示意图。

图11是图案化源电极和源电极的器件结构示意图。

图12是GaN基垂直晶体管制备方法实施方式二的流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

图1是GaN基垂直晶体管实施方式一的结构示意图。如图1所示，GaN基垂直晶体管包括：n型GaN衬底100，优选其厚度为300微米，直径为2英吋，掺杂浓度大于10¹⁸cm^-3；n型GaN外延层101，形成于n型GaN衬底100上，其掺杂浓度小于n型GaN衬底100的掺杂浓度，优选为2×10¹⁶cm^-3，厚度优选为10~20微米；第一p型GaN外延层102，位于n型GaN外延层101上，掺杂浓度优选为3×10¹⁹cm^-3；沟槽103，贯穿p型GaN外延层102并延伸至n型GaN外延层101中，在本实施方式中沟槽103呈V型，如图1所示；栅极区外延叠层，形成于沟槽103中并向两侧延伸，自下而上依次包括GaN外延层104、AlGaN外延层105和第二p型GaN外延层106，其中GaN外延层104、 AlGaN外延层105未掺杂，第二p型GaN外延层106掺杂浓度优选为3×10¹⁹cm^-3；栅电极107，形成于沟槽103中的第二p型GaN外延层106上，优选采用Pd/Au合金；源电极108，位于第一p型GaN外延层102上，以与第二p型GaN外延层106保持一定间距的方式形成于栅极区外延叠层两侧，优选采用Pd/Au合金；以及漏极109，位于n型GaN衬底100的背面，优选采用Ti/Al/Ni/Au合金。

本实施方式的GaN基片上垂直结构晶体管器件，在不损失芯片面积情况下能够获得更高的反向击穿电压，同时避免了由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。此外，沟槽可以有效提高阈值电压，获得更佳的关断效果。

在GaN基垂直晶体管实施方式二中，GaN基垂直晶体管还包括碳掺杂GaN外延层110。在图2中示出了GaN基垂直晶体管实施方式二的结构示意图。如图2所示，碳掺杂GaN外延层110形成于第一p型GaN外延层102上，并且被沟槽103贯穿。碳掺杂GaN外延层110的掺杂浓度优选为5×10¹⁸cm^-3。通过在器件中引入碳掺杂GaN外延层能够明显降低反向漏电流，提高器件性能。

以下结合图3~图11，针对本发明的GaN基垂直晶体管的制备方法进行详细说明。图3是GaN基垂直晶体管的制备方法的实施方式一的流程图。图4~6、图8~图11 是GaN基垂直晶体管的制备流程各阶段的器件结构示意图。

首先，在步骤S1中，提供n型GaN衬底100，优选其厚度为300微米，直径为2英吋，掺杂浓度大于10¹⁸cm^-3。然后，在n型GaN外延层形成步骤S2中，采用金属有机物化学气相淀积法（MOCVD）在n型GaN衬底100上形成n型GaN外延层101，其掺杂浓度小于n型GaN衬底100的掺杂浓度，优选为2×10¹⁶cm^-3 ，厚度优选为10~20微米。接下来，在第一p型GaN外延层形成步骤S3中，采用金属有机物化学气相淀积法在n型GaN外延层101上形成第一p型GaN外延层102，掺杂浓度优选为3×10¹⁹cm^-3，所得结构如图4所示。

之后，在沟槽形成步骤S4中，利用感应耦合等离子体刻蚀（ICP）方法进行刻蚀，形成贯穿第一p型GaN外延层102并延伸至n型GaN外延层101中一定深度的沟槽103。在图5中示出了刻蚀形成沟槽后的器件结构，如图5所示，沟槽103为V型槽。但是本发明不限定于此，也可是其他形状的沟槽。沟槽的设置可以有效提高阈值电压，获得更佳的关断效果。

接下来，在外延叠层形成步骤S5中，在沟槽103上依次外延形成GaN外延层104、AlGaN外延层105和第二p型GaN外延层106，所得结构如图6所示。其中，GaN外延层104、 AlGaN外延层105未掺杂，第二p型GaN外延层106掺杂浓度优选为3×10¹⁹cm^-3。

之后，在刻蚀步骤S6中，对上述外延叠层进行刻蚀，形成源极区和栅极区。具体而言，如图7所示，包括栅极区刻蚀子步骤S61和源极区刻蚀子步骤S62。在栅极区刻蚀子步骤S61中，采用ICP刻蚀方法对第二p型GaN外延层106进行刻蚀，去除两侧部分第二p型GaN外延层106，使AlGaN外延层105两侧部分暴露，形成栅极区111，如图8所示。在源极区刻蚀子步骤S62中，继续采用ICP刻蚀方法对AlGaN外延层105和GaN外延层104进行刻蚀，去除两侧部分AlGaN外延层105和GaN外延层104，使第一p型GaN外延层102两侧部分暴露，形成源极区112。在图9中示出了刻蚀形成栅极区和源极区后的器件结构示意图。

在漏电极形成步骤S7中，在n型GaN衬底100的背面电子束蒸镀Ti/Al/Ni/Au合金，并快速热退火形成漏电极109，所得结构如图10所示。

在栅电极和源电极形成步骤S8中，首先，旋涂负性光刻胶113，图案化源电极和源电极，所得结构如图11所示。然后，电子束蒸镀Pd/Au合金，并使用快速热退火，形成栅电极107和源电极108，所得结构如图1所示。

图12是GaN基垂直晶体管的制备方法的实施方式二的流程图。如图12所示，在沟槽形成步骤S4前还包括碳掺杂GaN外延层形成步骤S9，采用金属有机物化学气相淀积法在第一p型GaN外延层102上形成碳掺杂GaN外延层110。优选地，碳掺杂GaN外延层的掺杂浓度为5×10¹⁸cm^-3。通过在器件中引入碳掺杂GaN外延层能够明显降低反向漏电流，提高器件性能。相应地，在沟槽形成步骤S4中，利用感应耦合等离子体刻蚀（ICP）方法进行刻蚀，形成贯穿碳掺杂GaN外延层110和第一p型GaN外延层102并延伸至n型GaN外延层101中一定深度的沟槽103。在刻蚀步骤S6中的源极区刻蚀子步骤中，采用ICP刻蚀方法对碳掺杂GaN外延层110、AlGaN外延层105和GaN外延层104进行刻蚀，去除两侧部分碳掺杂GaN外延层110、GaN外延层104和AlGaN外延层105，使第一p型GaN外延层102两侧部分暴露，形成源极区112。其他步骤与实施方式一相同，在此不在赘述。最终，根据GaN基垂直晶体管的制备方法的实施方式二制备而成的器件结构如图2所示。

以上，针对本发明的GaN基垂直晶体管及其制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。例如，部分步骤的顺序可以调换，部分步骤可以省略。另外，各步骤的具体实施方式根据情况可以不同。此外，外延方法、刻蚀的方法、器件各部分的材料、厚度等参数均可根据实际情况进行选择。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。