一种用于ESD防护的低触发电压MLSCR器件的制作方法

本发明属于电子技术领域，具体涉及静电释放(esd：electro-staticdischarge)保护电路的设计，尤指一种横向可控硅整流器scr(silicon-controlled-rectifier，简称scr)，具体为一种用于esd防护的低触发电压mlscr器件。

背景技术：

静电放电(electro-staticdischarge，简称esd)是有限的电荷在两个不同电势的物体之间转移的事件。在人们日常生活中，esd现象随处可见；例如，在10％的相对湿度下，人在地毯上行走可以产生高达35000伏的静电电压。对于集成电路来说，从生产到运输，系统集成以及用户使用，所有过程都有可能在集成电路的引脚上产生静电放电现象。esd所产生的瞬间高压静电脉冲通过芯片管脚流经芯片内部，从而导致芯片内部线路损伤而无法正常工作；而有些芯片所受到的esd损伤是潜伏的，通常无法在测试阶段发现，它带来的后果是最终产品交付到终端用户手中时，产品的使用寿命将会大大减少。在过去三十年的研究中发现，70％的芯片失效是由esd事件引起的；据美国静电放电协会(electrostaticdischargeassociation,edsa)报道，全球每年因esd对电子设备和系统所造成的损失高达450亿美金；因此，集成电路中esd防护的设计及应用极其重要。

对于片上(on-chip)esd防护，要在一个特定半导体工艺上实现esd器件的设计和优化，首先要确定该工艺的esd设计窗口，esd设计窗口就是esd器件的安全工作区域。esd设计窗口由两个边界确定，窗口的下限为1.1*vdd(vdd为芯片i/o端信号峰值或电源管脚的工作电压)，保护器件的箝位电压要高于此边界电压以避免闩锁效应的发生；设计窗口的上限为芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压之前触发，一般来讲这个边界电压值为0.9*bvox(bvox是栅氧化层的击穿电压)；设计窗口上下限的乘积因子1.1和0.9表示为避免噪声影响各留出10％的安全余量。如图1所示为一个scr器件的esd设计窗口，其中，vt1和it1是scr器件的触发电压和触发电流，vh和ih是scr器件的维持电压和维持电流，vt2和it2是scr器件的二次击穿电压和二次击穿电流；从图1可以看出，scr器件的触发电压、维持电压和二次击穿电压一定要在该esd设计窗口范围之内，即1.1*vdd～0.9*bvox之间，才能对内部电路起到有效的静电防护。

基于scr的esd保护结构因其具有极高的效率并可以提供很高的esd保护水平已成为esd保护方案中的重要选择，但过高的触发电压和较低的维持电压是制约其发展应用的重要因素。如图2所示为常用的mlscr(modified-lateral-scr)器件结构及等效电路，该mlscr器件是由一个寄生的pnp晶体管q1、一个寄生的npn晶体管q2和一个反向二极管d1构成；其中，p型重掺杂区122、n型阱区120、p型阱区140、p型重掺杂区142构成寄生pnp晶体管q1；n型重掺杂区141、p型阱区140、n型阱区120、n型重掺杂区121构成寄生npn晶体管q2；n型重掺杂区121、n型阱区120、n型重掺杂区131、p型阱区140和p型重掺杂区142构成反向二极管d1，其p-n结为n+/p-well结；rnw为n型阱区120电阻，rpw为p型阱区140电阻；如图3所示为该mlscr器件的一种版图实现结构，阴影区域代表由二氧化硅形成的浅沟槽隔离(shallowtrenchisolation,简称sti)；整个mlscr器件由n型深阱区150将其与p型衬底110隔绝开；所述n型重掺杂区121和p型重掺杂区122与pad1相连，作为mlscr器件的阳极；所述n型重掺杂区141和p型重掺杂区142与pad2相连，作为mlscr器件的阴极。

当给mlscr器件的pad1施加一个正脉冲时(pad2接地)，首先反向二极管d1反偏，当反偏电压大于n+/p-well结的雪崩击穿电压时，该p-n结发生雪崩击穿，产生大量的电子-空穴对；产生的电子经n型重掺杂区131、n型阱区120、n型重掺杂区121到达pad1，在n型阱区120的电阻rnw上产生压降，最终导致由p型重掺杂区122和n型阱区120构成的p-n结正偏，寄生pnp管开启；与此同时，雪崩产生的空穴经p型阱区140、p型重掺杂区142到达pad2，在p型阱区140的电阻rpw上产生压降，最终导致由p型阱区140和n型重掺杂区141构成的p-n结正偏，寄生npn管开启；此后寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，scr导通。当给mlscr器件的pad2施加正脉冲(pad1接地)时，此时scr内部会由p型重掺杂区142、p型阱区140、n型阱区120和n型重掺杂区121构成一个内部二极管，此二极管与前述二极管d1均处于正向偏置状态，因此在这种情况下，mlscr内部的两个二极管相并联，共同泄放esd电流。

随着集成电路工艺的不断进步，特征尺寸不断缩小；mosfet栅极氧化层厚度的不断变薄使得栅极氧化层击穿电压bvox不断减小，大大降低了esd设计窗口的上限，这使得很多传统的esd防护器件不再适用；与此同时，为实现低功耗，芯片的工作电压整体也呈下降趋势，而这将降低了scr器件发生latch-up的几率；因而，对于先进工艺下的esd防护，如何降低scr器件的触发电压是esd器件优化的一个重要研究方向。

技术实现要素：

本发明的目的在于提供一种用于esd防护的低触发电压mlscr器件(esd-modified-lateral-scr，简称emlscr)，用于降低现有mlscr器件的触发电压；本发明中的低触发电压mlscr器件结构与现有mlscr结构相比，通过引入esd注入层，在相同的版图面积下能够实现更低的触发电压，从而对先进纳米工艺下的io电路提供有效esd防护。

为实现上述目的，本发明采用的技术方案为：

一种用于esd防护的低触发电压mlscr器件，包含第二种导电类型硅衬底(110)，所述衬底上形成第一种导电类型深阱区(150)，所述深阱区上形成相邻接的一个第一种导电类型阱区(120)和一个第二种导电类型阱区(140)，所述第一种导电类型阱区内设有均与阳极相连的第一种导电类型重掺杂区a(121)和第二种导电类型重掺杂区a(122)，所述第二种导电类型阱区内设有均与阴极相连的第一种导电类型重掺杂b(141)和第二种导电类型重掺杂区b(142)，所述第一种导电类型阱区与第二种导电类型阱区交界处设有第一种导电类型重掺杂区c(131)、左右边界分别位于两个阱区内；其特征在于，所述第一种导电类型阱区与第二种导电类型阱区交界处还设有一个esd注入层(132)、位于所述第一种导电类型重掺杂区c(131)下方，所述esd注入层为第二种导电类型掺杂区、其掺杂浓度介于所述第一种导电类型重掺杂区c(131)和所述第二种导电类型阱区(140)之间，其左右边界同样分别位于两个阱区内。

需要特别说明的是：所述第一种导电类型阱区，所述第一种导电类型重掺杂区c(131)与esd注入层(132)的边界间距为d1、d1>0；即第一种导电类型重掺杂区c(131)的边界需要包围所述esd注入层(132)，且所述esd注入层不能将所述第一种导电类型阱区(120)与所述第一种导电类型重掺杂区c(131)隔离开；所述第二种导电类阱区(140)内，所述第一种导电类型重掺杂区c(131)与所述esd注入层(132)的边界关系无需特别限定，可以重合、亦可不重合。

本发明的有益效果在于：

如图4所示，本发明中的低触发电压mlscr器件在现有mlscr器件基础上在跨接的n型重掺杂区域131下方引入了esd注入层132，该esd注入层是一种中等掺杂浓度的p型掺杂区，其掺杂浓度介于n型重掺杂区131和p型阱区140之间。由于esd注入层的引入，本发明中的低触发电压mlscr器件的触发模块由原本的n+/p-well二极管变为n+/p-esd二极管；当给所述改进型mlscr器件的pad1施加一个正脉冲时(pad2接地)，由于esd注入层的浓度高于p型阱区的浓度，因而最大电场将位于由跨接的n型重掺杂区131和其下方的p型esd注入层132构成的n+/p-esd二极管p-n结处，而不会位于由跨接的n型重掺杂区131与p型阱区140构成的n+/p-well二极管p-n结处；随着所加偏压的不断提高，n+/p-esd二极管率先发生雪崩击穿，其后的导通过程与现有mlscr器件相似：雪崩击穿产生的电子电流流向pad1，在n型阱区电阻上产生压降，最终使得寄生pnp管开启；同时雪崩产生的空穴电流流向pad2，在p型阱区电阻上产生压降，最终使得寄生npn管开启；此后寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，scr导通。由于n+/p-esd二极管相比n+/p-well二极管具有更低的反向雪崩电压，因而，本发明的低触发电压mlscr器件相比现有mlscr器件，可实现更低的触发电压。

如图5所示为本发明的低触发电压mlscr器件的一种版图实现方式，由于该mlscr器件中所形成的n+/p-esd二极管为纵向结构二极管，与现有mlscr器件所需的版图面积是完全一致的，对比图3、图5可得到验证；因此，相比现有mlscr器件，本发明低触发电压mlscr器件在面积不变的前提下实现了触发电压的大幅优化。

另外，本发明能够在器件版图面积不变的前提下动态调节触发电压，如图4所示，通过改变d1尺寸(与此同时器件的版图面积维持不变)，能够调节n型阱区120与跨接的n型重掺杂区131之间的电阻，从而进一步优化器件的触发电压。

附图说明

图1为esd设计窗口。

图2为现有mlscr器件结构及等效电路示意图。

图3为现有mlscr器件的一种版图实现结构。

图4为本发明实施例中低触发电压mlscr器件结构及等效电路示意图。

图5为本发明实施例中低触发电压mlscr器件的一种版图实现结构。

图6为本发明实施例中n+/pwelldiode和n+/p-esddiode器件反向击穿特性模拟结果。

图7为现有mlscr器件和本发明实施例中低触发电压mlscr器件(emlscr)正向i-v特性模拟结果图。

图8为本发明实施例中低触发电压mlscr器件改变d1尺寸的正向i-v特性模拟结果图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本实施例提供一种用于esd防护的低触发电压mlscr器件(emlscr)，其结构如图4所示，其中，左图为该低触发电压mlscr器件的结构示意图，右图是该结构的等效电路图；其一种版图实现方式如图5所示。上述低触发电压mlscr器件结构包含p型硅衬底110，所述衬底上形成n型深阱150，其作用是将其上方的scr器件与p型硅衬底相隔离；所述n型深阱150上形成阱区，所述阱区包括一个n型阱区120和一个p型阱区140，所述两个阱区邻接；其中，所述n型阱区120内设有一个n型重掺杂区121和一个p型重掺杂区122；所述p型阱区140内设有一个n型重掺杂区141和一个p型重掺杂区142；在所述n型阱区120和所述p型阱区140交界处，设有一个n型重掺杂区131和一个p型中等掺杂区132(即esd注入层)，所述n型重掺杂区131的左边界位于n型阱区120内，右边界位于p型阱区140内；所述p型中等掺杂区132的左边界位于n型阱区120内，且所述p型中等掺杂区132的左边界位于所述n型重掺杂区131左边界的右侧，即d1＞0；所述p型中等掺杂区132的右边界位于p型阱区140内，且所述p型中等掺杂区132的右边界与所述n型重掺杂区131的右边界相重合；所述n型重掺杂区121、p型重掺杂区122、n型重掺杂区131、n型重掺杂区141、p型重掺杂区142之间均设有浅沟槽隔离(shallowtrenchisolation,简称sti)，如图4中阴影区域所示；所述重掺杂区121和重掺杂区122与pad1相连，作为低触发电压mlscr器件的阳极；所述重掺杂区141和重掺杂区142与pad2相连，作为低触发电压mlscr器件的阴极。

如图6所示为n+/p-well二极管和n+/p-esd二极管反向击穿特性的模拟结果，可以看出，n+/p-well二极管的反向雪崩电压约为10v，而n+/p-esd二极管的反向雪崩电压仅为5.7v，因此，本发明的触发电压mlscr器件相比现有mlscr器件，可以实现更低的触发电压。

如图7所示为现有mlscr器件和低触发电压mlscr器件正向i-v特性的模拟结果，可以看出，低触发电压mlscr器件的触发电压约为6.7v，仅约为现有mlscr器件触发电压的二分之一，实现了触发电压的大幅度优化。

如图8所示为本实施例中低触发电压mlscr器件调节d1尺寸的正向i-v特性模拟结果；可以看到，调节d1(与此同时器件的版图面积维持不变)，可以实现触发电压的大幅度调节；本发明的低触发电压mlscr器件的触发电压随d1增大而减小，并逐渐趋于饱和，最小可实现的触发电压为6.05v；同时另一极端情况即d1＝0时，对应的最大触发电压为14.5v；注意此时的触发电压大于传统mlscr的触发电压(12.6v)，是由于此时器件的触发模块变为n-well/p-esd二极管，其反向雪崩击穿电压高于n+/p-well二极管的雪崩击穿电压。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。