本发明实施例涉及一种封装及其制造方法。
背景技术：
集成电路中通常使用无源装置。无源装置可包括电容器、电感器等。这些装置有时需要大的芯片面积，且有时是以与其他类型的装置(例如，晶体管及电阻器)不同的方式进行操纵。举例来说，无源装置可被形成为分立的装置管芯，所述分立的装置管芯可接合在封装衬底、印刷电路板(Printed Circuit Board，PCB)、或封装上。
技术实现要素：
本发明实施例的一种封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。
本发明实施例的另一种封装的制造方法包括：在第一金属垫及第二金属垫上分别形成第一接合垫及第二接合垫；将分立的装置管芯的底部端子接合到所述第一接合垫上；以及在所述第二接合垫上镀覆凸起通孔。所述凸起通孔具有与所述分立的装置管芯的顶表面实质上齐平或比所述分立的装置管芯的所述顶表面高的顶表面。所述方法进一步包括：以聚合物层涂布所述凸起通孔及所述分立的装置管芯；以及形成将所述分立的装置管芯的顶部端子连接到所述凸起通孔的顶表面的重布线。
本发明实施例的一种封装包括：第一金属垫及第二金属垫，位于同一水平高度；第一接合垫及第二接合垫，分别位于所述第一金属垫及所述第二金属垫之上并分别接触所述第一金属垫及所述第二金属垫；以及分立的无源装置，位于所述第一接合垫之上。所述分立的无源装置具有底部端子及顶部端子，所述底部端子电耦合到所述第一接合垫。所述装置进一步包括：凸起通孔，位于所述第二接合垫之上且接触所述第二接合垫；以及重布线，将所述分立的无源装置的所述顶部端子电耦合到所述凸起通孔。
附图说明
结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1至图11说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。
图12及图13说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。
图14至图18说明根据一些实施例的形成装置管芯及在所述装置管芯的顶部部分处形成组件装置的过程中的各中间阶段的剖视图。
图19至图21说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。
图22至图31说明根据一些实施例的形成集成有在单独的芯片上形成的组件装置的封装的过程中的各中间阶段的剖视图。
图32A及图32B说明根据一些实施例的组件装置的剖视图及俯视图。
图33说明根据一些实施例的用于形成封装的工艺流程。
具体实施方式
以下公开内容提供用于实作本发明的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(underlying)”、“下面(below)”、“下部的(lower)”、“overlying(上覆)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
根据各种示例性实施例提供包括集成有组件装置的装置管芯的封装及形成所述封装的方法。根据一些实施例说明形成一些封装的中间阶段。对一些实施例的一些变型进行论述。在所有各种图及说明性实施例通篇中，相同的参考编号用于指示相同的元件。
图1至图11说明根据本发明一些实施例的形成封装的过程中的各中间阶段的剖视图。图1至图11中示出的步骤也示意性地反映在图33中所示工艺流程200中。
图1说明晶片2的剖视图。根据本发明的一些实施例，晶片2包括有源装置(例如，晶体管及/或二极管)且可能包括无源装置(例如，电容器、电感器、电阻器等)。根据本发明的替代性实施例，晶片(又称封装组件)2是插板晶片，所述插板晶片不包括有源装置，且可包括或可不包括无源装置。晶片2包括多个芯片10。
晶片2可包括半导体衬底20及形成在半导体衬底20的顶表面处的特征。半导体衬底20可由硅、锗、硅锗、及/或第III-V族化合物半导体(例如，GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等)形成。半导体衬底20也可为块状硅衬底(bulk silicon substrate)或绝缘体上硅(Silicon-On-Insulator，SOI)衬底。可在半导体衬底20中形成浅沟槽隔离(Shallow Trench Isolation，STI)区(图中未示出)以在半导体衬底20中隔离有源区。
根据本发明的一些实施例，晶片2包括集成电路装置(电路)22，集成电路装置22形成在半导体衬底20的顶表面上。示例性集成电路装置22包括互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)晶体管、电阻器、电容器、二极管等。本文中未示出集成电路装置22的细节。根据替代性实施例，使用晶片2来形成插板，其中衬底20可为半导体衬底或介电衬底。
在半导体衬底20之上形成层间介电(Inter-Layer Dielectric，ILD)层24且ILD层24填充集成电路装置22中的晶体管(图中未示出)的闸极堆叠之间的空间。根据一些示例性实施例，ILD层24由正硅酸乙酯(Tetra Ethyl Ortho Silicate，TEOS)氧化物(SiO2)、磷硅酸盐玻璃(Phospho-Silicate Glass，PSG)、硼硅酸盐玻璃(Boro-Silicate Glass，BSG)、掺杂硼的磷硅酸盐玻璃(Boron-doped Phospho-Silicate Glass，BPSG)、掺杂氟的硅酸盐玻璃(Fluorine-Doped Silicate Glass，FSG)等形成。可利用旋转涂布(spin coating)、可流动化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)等来形成ILD层24。根据本发明的替代性实施例，利用例如等离子体增强型化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition，PECVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)等沉积方法来形成ILD层24。
在ILD层24中形成接触插塞(contact plug)28，且使用接触插塞28将集成电路装置22电连接到上覆的金属线及通孔。根据本发明的一些实施例，接触插塞28是由选自钨、铝、铜、钛、钽、氮化钛、氮化钽、其合金、及/或其多层中的导电材料形成。所述形成接触插塞28可包括在ILD层24中形成接触开口，在所述接触开口中填充导电材料，及执行平坦化(例如，化学机械抛光(Chemical Mechanical Polish，CMP)或机械研磨(mechanical grinding))以使接触插塞28的顶表面与ILD层24的顶表面齐平。
位于ILD层24及接触插塞28之上的是内连线结构30。内连线结构30包括金属线34及通孔36，金属线34及通孔36形成在介电层32中。在下文中，将处于同一水平高度的金属线的组合称作金属层。根据本发明的一些实施例，内连线结构30包括经由通孔36进行内连的多个金属层。金属线34及通孔36可由铜或铜合金形成，且金属线34及通孔36也可由其他金属形成。根据本发明的一些实施例，介电层32由低k介电材料形成。低k介电材料的介电常数(k值)可例如低于约3.0，或低于约2.5。
在下文中，作为另外一种选择，将介电层32称作金属层间介电(Inter-Metal Dielectric，IMD)层32。根据本发明的一些实施例，IMD层32由低k介电材料形成，所述低k介电材料具有低于约3.0、约2.5、或更低的介电常数(k值)。IMD层32可由黑金刚石(Black Diamond)(应用材料公司(Applied Materials Inc.)的注册商标)、含碳低k介电材料、氢倍半硅氧烷(Hydrogen Silses-Quioxane，HSQ)、甲基倍半硅氧烷(Methyl-Silses-Quioxane，MSQ)等形成。根据本发明的一些实施例，所述形成IMD层32包括沉积含致孔剂的介电材料(porogen-containing dielectric material)且接着执行固化工艺(curing process)以驱除所述致孔剂，且因此剩余的IMD层32是多孔性的。
金属线34及通孔36的形成工艺可包括单镶嵌(single damascene)工艺及/或双镶嵌(dual damascene)工艺。在示例性单镶嵌工艺中，首先在IMD层32中的一个IMD层中形成沟槽，随后使用导电材料填充所述沟槽。接着执行例如CMP等平坦化步骤以移除高于IMD层的顶表面的导电材料的过量部分，从而在沟槽中留下金属线。在双镶嵌工艺中，在IMD层中形成沟槽与通孔开口(via opening)二者，通孔开口位于所述沟槽之下且连接到所述沟槽。接着在沟槽及通孔开口中填充导电材料以分别形成金属线及通孔。所述导电材料可包括扩散障壁层(diffusion barrier layer)及位于扩散障壁层之上的含铜金属材料，其中障壁层可包含钛、氮化钛、钽、氮化钽等。
可在内连线结构30之上形成保护层40(有时被称作保护-1(passivation-1))，其中在保护层40中形成通孔44以将金属线34及通孔36电连接到上覆的金属垫。
根据一些示例性实施例，在保护层40之上形成金属垫42(包括金属垫42A、42B、42C、及42D，其被统称为金属垫42)，且可经由保护层40中的通孔44、且经由金属线34及通孔36将金属垫42电耦合到集成电路装置22。金属垫42可为铝垫或铝铜垫，且可使用其他金属材料。虚线38示意性地表示从金属垫42B、42C、及42D至集成电路装置22进行的电耦合。
在保护层40之上形成保护层46(有时被称作保护-2(passivation-2))。保护层46的一些部分可覆盖金属垫42的边缘部分，且金属垫42的中心部分经由保护层46中的开口而被暴露出。保护层40及46中的每一个可为单层或复合层，且可由非多孔性材料形成。根据本发明的一些实施例，保护层40及46中的一个或保护层40与46二者是包括氧化硅层(图中未示出)及位于所述氧化硅层之上的氮化硅层(图中未示出)的复合层。保护层40及46也可由例如未经掺杂的硅酸盐玻璃(Un-doped Silicate Glass，USG)、氮氧化硅、及/或类似材料等其他非多孔性介电材料形成。
在保护层46之上形成介电层48。根据本发明的一些实施例，尽管介电层48可由例如氮化硅、氧化硅等无机介电材料形成，然而介电层48是聚合物层，且因此在本说明通篇中将介电层48称作聚合物层。介电层(又称聚合物层)48可由聚酰亚胺、聚苯并恶唑(PolyBenzOxazole，PBO)、苯并环丁烯(BenzoCycloButene，BCB)等形成。所述形成方法可包括例如旋转涂布。可以可流动形式分配介电层(又称聚合物层)48，且接着将介电层(又称聚合物层)48固化。将介电层(又称聚合物层)48图案化以暴露出金属垫42的中心部分。
接下来，如图2中所示，形成金属层50以填充介电层(又称聚合物层)48中的开口。金属层50接触金属垫42的顶表面。相应步骤在图33中所示工艺流程中被示作步骤202。根据本发明的一些实施例，所述形成金属层50包括沉积晶种层(图中未示出)且接着在所述晶种层之上镀覆金属层。晶种层可包括钛层与位于所述钛层之上的铜层(二者可为共形的层)。可利用物理气相沉积(Physical Vapor Deposition，PVD)来沉积晶种层。晶种层之上的所镀覆导电材料可包括铜层、金层、或者可包括铜层及位于所述铜层之上的金层。可利用例如电化学镀覆(Electro-Chemical Plating，ECP)或无电(Electro-less，E-less)镀覆等来执行所述镀覆。所镀覆金属层50可为覆盖整个晶片2的毯覆式层(blanket layer)。在镀覆之后，执行例如CMP或机械研磨步骤等平坦化以形成金属层50的为平面的顶表面。根据其中金属层50包括铜层及金层的一些实施例，可首先执行平坦化以产生高于介电层(又称聚合物层)48的顶表面的为平面的表面。在CMP之后，会形成金层，且因此所述金层将是为平面的层。
参照图3，形成凸起通孔52(作为另外一种选择，将凸起通孔52称作金属柱)。相应步骤在图33中所示工艺流程中被示作步骤204。根据本发明的一些实施例，形成掩模层54(其可为光刻胶)且将掩模层54图案化，从而暴露出金属层50的一部分。接着例如通过ECP或无电镀覆等来形成凸起通孔52。凸起通孔52的高度H1可大于约5μm，且可介于约5μm与约50μm之间的范围内。凸起通孔52可由铜、铝、钛、氮化钛、镍、金、其多层、及/或其合金形成。根据本发明的一些实施例，凸起通孔52是由与金属层50的下伏的接触部分相同的材料形成，且凸起通孔52与金属层50的所述下伏的接触部分之间可存在或可不存在可区分的界面。根据替代性实施例，凸起通孔52及金属层50是由不同材料形成。凸起通孔52及金属层50也可包括相同类型的元素(例如，铝及/或铜)，但具有不同的百分比。在形成凸起通孔52之后，移除掩模层54。
图4说明组件装置56A及56B(统称为组件装置56)至金属层50的接合。相应步骤在图33中所示工艺流程中被示作步骤206。由于组件装置56被形成为靠近芯片10的顶表面，因此有时将组件装置56称作表面安装装置(Surface Mount Device，SMD)。有时也将组件装置56称作集成无源装置(Integrated Passive Device，IPD)，集成无源装置中包括无源装置。根据一些示例性实施例，组件装置56中包括电容器、电感器、电阻器、二极管(例如，光电二极管(photo diode))。此外，组件装置56中的一个或多个可为单装置组件(single-device component)，所述单装置组件中的每一个包括电容器、电感器、二极管等，且不包括其他有源装置(例如，晶体管)或无源装置。
组件装置56中的每一个包括处于不同平面的两个端子(例如，端子60及66)，所述不同平面包括相应组件装置56的顶表面的平面及底表面的平面。当相应组件装置56是电容器时，将所述两个端子60及66连接到所述两个电容器电极。当相应组件装置56是电感器时，将所述两个端子连接到线圈的两端。当相应组件装置56是二极管时，将所述两个端子连接到阳极及阴极。图32A说明其中包括电容器58的示例性组件装置56的剖视图，电容器58包括底部电极58A、电容器绝缘体58B、及顶部电极58C。根据一些实施例经由导电层62将端子60(又称接合层)电连接到底部电极58A，且端子60(又称接合层)充当组件装置的底部端子。例如经由导电层64将顶部端子66电连接到顶部电极58C。可在介电层59中形成电容器58(或其他类型的装置)。
图32B说明根据本发明一些实施例的组件装置56的俯视图。根据一些实施例可将顶部端子66形成为环(ring)或形成为固体金属垫。举例来说，如果组件装置56包括光电二极管或发光二极管，则可使用被环形顶部端子66环绕的区以使得光能够被组件装置56接收，或使用所述区以使得光能够从组件装置56发出。因此，尽管图4示出存在两个顶部端子66，然而所述两个说明性顶部端子66可为同一环形顶部端子的一部份。根据替代性实施例，组件装置56可包括不电短接的两个或更多个顶部端子66。
根据一些实施例，依据充当接合层的底部端子60的材料及结构，所述接合可为例如铜对铜接合(copper-to-copper bonding)或金对金接合(gold-to-gold bonding)等直接金属对金属接合、焊料接合(solder bonding)等。因此，一个端子60(又称接合层)可包括直接联接到金属层50的金属层。当端子60(又称接合层)不包含焊料时，将端子60(又称接合层)中的非焊料金属层直接接合到金属层50。当端子60(又称接合层)包括焊料层时，所述焊料层位于端子60(又称接合层)中的非焊料金属层与金属层50之间且接触所述非焊料金属层与金属层50二者。
接下来，参照图5，执行刻蚀步骤以移除金属层50的不被组件装置56及凸起通孔52覆盖的部分。相应步骤在图33中所示工艺流程中被示作步骤208。根据本发明的一些实施例，所述刻蚀包括湿刻蚀(wet etch)或干刻蚀(dry etch)。作为刻蚀的结果，会形成接合垫50A及50C(接合垫50A及50C是金属层50的剩余部分)，且接合垫50A及50C连接到上覆的底部端子60。接合垫50B被留下且位于凸起通孔52之下。作为刻蚀的结果，可形成底切(undercut)，其中接合垫50A、50B、及50C在侧向上从上覆的装置/特征(如组件装置56及凸起通孔52)各自的边缘凹陷。举例来说，虚线55示意性地说明当出现底切时接合垫50A及50C的边缘的形状。依据底部端子60的材料，端子60可或可不相对于相应组件装置56中的上覆的介电层的边缘具有底切。另外，如果凸起通孔52的材料不同于接合垫50B的材料，则也可在接合垫50B中形成相似的底切。作为对金属层50进行刻蚀的结果，还会移除掉金属层50的覆盖金属垫42D的部分，且还会显露出金属垫42D。
图6说明对具有介电层70的装置的涂布，介电层70可由例如聚酰亚胺、PBO、或BCB等聚合物形成。可执行轻微的平坦化以将介电层70的顶表面平坦化。介电层70的顶表面高于组件装置56的顶表面及凸起通孔52的顶表面，且因此将组件装置56及凸起通孔52包封在介电层70中。相应步骤在图33中所示工艺流程中被示作步骤210。接下来，如图7中所示，将介电层70图案化以形成开口72，顶部端子66经由开口72而被显露出。相应步骤在图33中所示工艺流程中被示作步骤212。可通过在光刻工艺中进行刻蚀来执行所述图案化。在用于形成开口72的同一工艺中，还会形成开口73以再次暴露出金属垫42D。根据其中介电层48及70具有相似刻蚀性质的替代性实施例，开口73可具有由虚线71所示的形状。
接下来，如图8中所示，显露出凸起通孔52。相应步骤也在图33中所示工艺流程中被示作步骤212。示例性工艺可包括对介电层70进行毯覆式回蚀(blanket etching back)，对介电层70进行CMP，或对介电层70进行机械研磨。如果采用回蚀，则当回蚀完成时凸起通孔52的顶表面可高于经刻蚀介电层70的顶表面。当执行CMP或机械研磨时，凸起通孔52的顶表面也可与介电层70的顶表面齐平。
图9说明重布线(redistribution line)74的形成。相应步骤在图33中所示工艺流程中被示作步骤214。示例性形成工艺包括沉积晶种层，在所述晶种层之上形成例如光刻胶等图案化掩模层(图中未示出)，镀覆(例如，利用ECP)重布线74，移除所述图案化掩模层，及移除所述晶种层的不被重布线覆盖的部分。重布线74接触凸起通孔52的顶表面，且将组件装置56A的顶部端子66电连接到金属垫42B。根据替代性实施例，通过对金属层进行毯覆式沉积且接着通过刻蚀将所述金属层图案化来形成重布线74。重布线74可由铜、铝、镍、钯、或其合金形成。
应注意，尽管图中未示出，然而可存在连接到组件装置56B的顶部端子66的重布线。然而，由于重布线形成在除所示平面以外的平面上，因此所述重布线是不可见的。相似地，也可将组件装置56B的顶部端子66连接到与所示凸起通孔52同时形成的另一凸起通孔。
接下来，如图10中所示，形成保护层76以将重布线74及顶部端子66与外部环境隔离。相应步骤在图33中所示工艺流程中被示作步骤216。根据本发明的一些实施例，保护层76由例如聚酰亚胺或PBO等聚合物、或例如氧化硅、氮化硅或其多层等无机材料形成。在后续步骤中，沿切割道(scribe line)78将晶片2单体化以使芯片10彼此分离，其中芯片10具有相同的结构。相应步骤在图33中所示工艺流程中被示作步骤218。
图11说明例如通过打线接合(wire bonding)对芯片10进行接合，以使得形成封装82。相应步骤在图33中所示工艺流程中被示作步骤220。根据一些实施例，通过粘合膜(图中未示出)将芯片10的背侧表面粘合到例如封装衬底、印刷电路板、或引线框架(lead frame)等另一封装组件(图中未示出)。接着将芯片10接合到封装组件，其中形成打线接合结构(wire bond structure)80以将金属垫42电连接到封装组件，打线接合结构80包括接合球(bond ball)80A及贴合到接合球80A的金属导线80B。接着可例如以例如模制化合物(molding compound)等包封材料(图中未示出)来包封芯片10以及打线接合结构80。
图12至图31说明根据本发明一些实施例的形成封装的过程中的各中间阶段的剖视图。除非另外指明，否则这些实施例中的组件的材料及形成方法与由图1至图11中所示实施例中的相同参考编号所表示的相同组件本质上相同。可因此在对图1至图11中所示实施例的论述中找到与图12至图31中所示组件的形成工艺及材料有关的细节。
图12及图13说明根据替代性实施例的形成封装的过程中的各中间阶段。除如图12中所示以单个刻蚀步骤取代图7及图8中所示步骤来同时显露出顶部端子66与凸起通孔52二者以外，这些实施例相似于图1至图11中所示实施例。在对介电层70进行刻蚀时，开口75与开口72及73同时形成。开口75延伸到介电层70中且显露出凸起通孔52的顶表面。图13说明根据这些实施例的所得封装82，其中重布线74延伸到开口75(图12)中以接触凸起通孔52。
图14至图18说明根据替代性实施例的形成封装的过程中的各中间阶段。除在晶片2之上原位形成组件装置56而非接合预先形成的组件装置56以外，这些实施例相似于图1至图11中所示实施例。最初的步骤相似于图1及图2中所示步骤。在形成如图2中所示的晶片2之后，形成底部端子60。所述形成工艺可相似于用于形成重布线74的工艺，且因此不再进行赘述。
参照图15，在层61中形成底部端子60，层61可为介电层或半导体层(例如，多晶硅层或晶体硅层)。当层61是半导体层时，将介电层(图中未示出)形成为环来包围底部端子60，以将底部端子60与半导体衬底电绝缘。接下来，形成可由铜、铝等形成的导电层62且将导电层62图案化。在后续工艺中，如图16中所示，形成例如有源装置或二极管等装置。根据一些实施例，形成电容器58，电容器58嵌置在遍及整个晶片2而延伸的介电层59中。
图17说明顶部端子66的形成，可再次利用与重布线74的形成相似的工艺来形成顶部端子66。应知，组件装置56的结构可不同于所示结构。举例来说，可省略端子60(又称接合层)、导电层62及导电层64，同时接合垫50A及50C可充当底部电容器电极，同时可直接在接合垫50A及50C上形成与接合垫50A及50C接触的电容器绝缘体58B，以简化组件装置56的结构。在后续步骤中，在光刻工艺中刻蚀在整个晶片2上延伸的层61及介电层59，以使组件装置56彼此分离。所得晶片2示出于图18中。
在后续步骤中，在图18中所示结构上形成凸起通孔52，且所得结构将相似于图4中所示结构。可接着执行图5至图11中所示步骤以完成封装的形成。
图19至图21说明根据替代性实施例的形成封装的过程中的各中间阶段。除以图19及图20中所示步骤取代图7及图8中所示步骤以外，这些实施例相似于图1至图11中所示实施例。最初的步骤相似于图1至图6中所示步骤。在形成如图6中所示晶片2之后，执行CMP或机械研磨以将介电层70薄化，直至如图19中所示显露出顶部端子66与凸起通孔52二者。因此，端子66、凸起通孔52、及介电层70的顶表面实质上共面。接下来，如图20中所示，在光刻工艺中形成开口73以显露出金属垫42D。在图21中所示步骤中，形成重布线74及保护层76，且形成打线接合结构80以形成封装82。
图22至图31说明根据替代性实施例的形成封装的过程中的各中间阶段。除当被接合时组件装置形成在另一芯片或晶片上以外，这些实施例相似于图1至图11中所示实施例。参照图22，提供晶片2。除不形成图1中所示保护层46及介电层48以外，图22中所示晶片2相似于图1中所示晶片2。
接下来，参照图23，形成接合垫50A及50C。根据本发明的一些实施例，形成光刻胶84，且接着将光刻胶84图案化以暴露出金属垫42A及42C中的每一者的一部分。以光刻胶84覆盖金属垫42B。接下来，通过镀覆形成接合垫50A及50C，其中接合垫50A与50C可由相似的材料形成且具有与图5中所示接合垫50A及50C相似的结构。另外，也可通过在接合垫50A及50C顶部上进行镀覆来形成焊料区86。接着移除光刻胶84，随后进行回流工艺(reflow process)以对焊料区86进行回流。
图24说明凸起通孔52的形成。根据本发明的一些实施例，形成光刻胶88，且接着将光刻胶84图案化以暴露出金属垫42B的一部分。接下来，通过镀覆形成凸起通孔52。接着移除光刻胶88。
接下来，如图25中所示，提供芯片90。芯片90包括衬底92、及在衬底92上形成的组件装置56A及56B。根据一些实施例，芯片90是从晶片锯切下来的分立的芯片。因此，图26中所示接合是管芯对晶片接合(die-to-wafer bonding)。根据替代性实施例，芯片90是未被锯切的晶片的一部份。因此，图26中所示接合是晶片对晶片接合(wafer-to-wafer bonding)。衬底92可为硅衬底，或可由例如介电材料(例如，氧化硅、碳化硅等)等其他材料形成。芯片90可包括延伸到衬底92中的凹陷部94。根据一些实施例，凹陷部94的深度D1可介于约5μm至约50μm之间的范围内。
将芯片90与相应芯片10对齐。此外，分别将组件装置56A及56B中的接合层60对齐到相应接合垫50A及50C。接着使芯片90接触芯片10。接着执行回流，以使焊料区86将芯片10与芯片90接合在一起。根据替代性实施例，执行金属对金属(例如，铜对铜)直接接合，而非通过焊料接合来结合芯片10与90。
参照图27，在芯片10与90之间的间隙中设置包封材料96。当芯片90是分立的芯片时，将存在多个相同的芯片90，将所述多个相同的芯片90中的每一个芯片90结合到下伏的芯片10中的一个芯片10。包封材料96可为底部填充体(underfill)或模制底部填充体(molding underfill)。包封材料96还填充衬底92中的凹陷部94。
接下来，执行例如CMP或机械研磨等平坦化步骤以显露出凸起通孔52。根据一些实施例，留下衬底92的剩余部分92’以提供一些工艺余裕(process margin)，以使得即便在平坦化步骤中出现过抛光(over-polish)时组件装置56A及56B也不被损坏。根据替代性实施例，在平坦化之后暴露出组件装置56的顶部电极。
接着在刻蚀步骤中移除剩余部分92’，且剩余结构示出在图29中。根据一些实施例，剩余部分92’是硅区。根据替代性实施例，剩余部分92’由与被移除的衬底92不同的材料形成。举例来说，剩余部分92’可由氧化硅形成，而衬底92可由硅形成。
在后续步骤中，如图30中所示，形成顶部端子66。接着形成重布线74及保护层76。在形成重布线74及保护层76之后，可形成开口73以暴露出金属垫42D。接着形成打线接合结构80，打线接合结构80包括接合球80A及金属导线80B。
本发明的实施例具有一些有利特征。为连接到在相对表面上具有端子的组件装置的顶部端子，需要制成电连接部以连接到顶部端子。然而，由于组件装置是厚的，因此难以形成厚到足以跨越所述组件装置的高度的重布线。根据本发明的一些实施例，形成凸起通孔以解决此问题。此外，可从其上将接合组件装置的同一金属层开始形成凸起通孔，且因此制造成本降低。
根据本发明的一些实施例，一种方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。
根据本发明的一些实施例，一种方法包括：在第一金属垫及第二金属垫上分别形成第一接合垫及第二接合垫；将分立的装置管芯的底部端子接合到所述第一接合垫上；以及在所述第二接合垫上镀覆凸起通孔。所述凸起通孔具有与所述分立的装置管芯的顶表面实质上齐平或比所述分立的装置管芯的所述顶表面高的顶表面。所述方法进一步包括：以聚合物层涂布所述凸起通孔及所述分立的装置管芯；以及形成将所述分立的装置管芯的顶部端子连接到所述凸起通孔的顶表面的重布线。
根据本发明的一些实施例，一种装置包括：第一金属垫及第二金属垫，位于同一水平高度；第一接合垫及第二接合垫，分别位于所述第一金属垫及所述第二金属垫之上并分别接触所述第一金属垫及所述第二金属垫；以及分立的无源装置，位于所述第一接合垫之上。所述分立的无源装置具有底部端子及顶部端子，所述底部端子电耦合到所述第一接合垫。所述装置进一步包括：凸起通孔，位于所述第二接合垫之上且接触所述第二接合垫；以及重布线，将所述分立的无源装置的所述顶部端子电耦合到所述凸起通孔。
根据本发明的一些实施例，所述组件装置是预先形成的，且包括选自电容器、电感器、及二极管中的两端子式装置。
根据本发明的一些实施例，进一步包括对所述聚合物层执行平坦化，以显露出所述凸起通孔。
根据本发明的一些实施例，所述第一接合垫及所述第二接合垫是通过包括以下的步骤形成：在所述第一金属垫、所述第二金属垫、及所述第三金属垫之上形成毯覆式金属层，所述毯覆式金属层接触所述第一金属垫、所述第二金属垫、及所述第三金属垫；将所述毯覆式金属层的顶表面平坦化，其中所述分立的装置管芯被接合到所述毯覆式金属层的经平坦化的所述顶表面上；以及刻蚀所述毯覆式金属层，其中所述毯覆式金属层的剩余部分包括所述第一接合垫及所述第二接合垫，且所述毯覆式金属层的与所述第三金属垫重叠的部分被移除以显露出所述第三金属垫。
根据本发明的一些实施例，所述毯覆式金属层是使用所述分立的装置管芯及所述凸起通孔作为刻蚀掩模来刻蚀。
根据本发明的一些实施例，所述凸起通孔被镀覆在所述毯覆式金属层的经平坦化的所述顶表面的顶部上。
根据本发明的一些实施例，进一步包括焊料区，所述焊料区将所述分立的无源装置联接到所述第一接合垫。
根据本发明的一些实施例，所述第一接合垫的顶表面与所述第二接合垫的顶表面共面。
根据本发明的一些实施例，所述第一接合垫具有从所述分立的无源装置的边缘朝所述第一接合垫的中心延伸的底切。
根据本发明的一些实施例，进一步包括包封所述分立的无源装置及所述凸起通孔的聚合物层，其中所述重布线包括延伸到所述聚合物层的顶表面部分中的部分以接触所述凸起通孔。
根据本发明的一些实施例，进一步包括：第三金属垫，与所述第一金属垫及所述第二金属垫位于同一水平高度；以及导线接合结构，接合到所述第三金属垫。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，其可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替、及变更。