沟槽栅超结MOSFET器件及其制备方法与流程

本发明涉及一种mosfet器件及其制备方法，尤其是一种沟槽栅超结mosfet器件及其制备方法，属于半导体器件的技术领域。

背景技术：

目前，现有的普通n型vdmos器件包括n+型衬底、n-型外延层(n-epi)、栅氧化层、多晶硅栅极(polygate)、p型体区(pbody)；普通vdmos器件想要提高耐压，需要更高电阻率、更厚的n-型外延层，但这样会极大的增加mos器件的导通电阻。

现有的平面栅超结mos器件包括n+型衬底、n-型外延层(n-epi)、p型柱深槽结构(ppillartrench)、栅氧化层、多晶硅栅极(polygate)、p型体区(pbody)；通过在器件内部引入深槽trench结构，可以实现横向的p型柱/n-型外延层耗尽，这样可以在很低电阻率的n-型外延层下，就实现很高耐压，并降低导通电阻；传统的平面栅超结mosfet，因为存在p型体区间的jfet区域，会增加导通电阻。并且由于沟道长度等限制，很难进一步缩小器件尺寸。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种沟槽栅超级mosfet器件及其制备方法，其结构紧凑，能有效降低通道电阻，提高雪崩耐量，安全可靠。

按照本发明提供的技术方案，所述沟槽栅超结mosfet器件，包括半导体基板以及位于所述半导体基板中心区的元胞区，半导体基板包括第一导电类型衬底以及位于所述第一导电类型衬底上方的第一导电类型外延层；在元胞区的第一导电类型外延层内设置超结结构，所述超结结构包括若干交替分布的第一导电类型柱以及第二导电类型柱；

所述第二导电类型柱从第一导电类型外延层的顶部垂直向下延伸，在相邻第二导电类型柱之间设置元胞沟槽，在所述元胞沟槽的侧壁外上方设置第二导电类型基区，所述第二导电类型基区与元胞沟槽的侧壁以及相应的第二导电类型柱接触；在第二导电类型基区内设置第一导电类型源区；

元胞沟槽的深度小于第二导电类型柱在第一导电类型外延层内的深度；在元胞沟槽内设置绝缘氧化层，所述绝缘氧化层覆盖元胞沟槽的侧壁以及底壁，且绝缘氧化层还覆盖在元胞沟槽槽口外侧的第一导电类型外延层上；在设置有绝缘氧化层的元胞沟槽内填充有导电多晶硅，且导电多晶硅还覆盖在元胞沟槽槽口外的绝缘氧化层上；

在第一导电类型外延层上还设置源极金属，所述源极金属与第二导电类型柱、第二导电类型基区以及第一导电类型源区欧姆接触，源极金属通过绝缘介质层与导电多晶硅绝缘隔离。

覆盖于元胞沟槽槽口外侧的绝缘氧化层与第二导电类型基区内的第一导电类型源区部分交叠。

一种沟槽栅超结mosfet器件的制备方法，所述超结mosfet器件的制备方法包括如下步骤：

步骤1、提供具有第一导电类型的半导体基板，半导体基板包括第一导电类型衬底以及位于所述第一导电类型衬底上方的第一导电类型外延层，选择性地掩蔽和刻蚀第一导电类型外延层，以在第一导电类型外延层内得到所需的超结柱沟槽，所述超结柱沟槽从第一导电类型外延层的上端面垂直向下延伸，超结柱沟槽的深度小于第一导电类型外延层的厚度；

步骤2、在上述超结柱沟槽内填充第二导电类型材料，以得到填满所述超结柱沟槽的第二导电类型柱，利用所述第二导电类型柱与第一导电类型外延层形成超结结构；

步骤3、对上述第一导电类型外延层进行选择性地掩蔽和刻蚀，以在相邻的第二导电类型柱间得到所需的元胞沟槽，所述元胞沟槽在第一导电类型外延层内的深度小于第二导电类型柱的深度；元胞沟槽的宽度小于相邻第二导电类型柱间的距离；

步骤4、在上述元胞沟槽内生长绝缘氧化材料层，所述绝缘氧化材料层覆盖在元胞沟槽的侧壁以及底壁，且绝缘氧化材料层还覆盖在第一导电类型外延层上；

步骤5、在上述元胞沟槽内进行导电多晶硅材料的淀积与刻蚀，以得到填满元胞沟槽的导电多晶硅，所述导电多晶硅还覆盖在元胞沟槽槽口外侧的绝缘氧化材料层上；

步骤6、在上述第一导电类型外延层上方进行第二导电类型杂质离子的注入，扩散后得到位于第二导电类型柱与元胞沟槽之间的第二导电类型基区，第二导电类型基区位于元胞沟槽内导电多晶硅底部的上方；位于元胞沟槽与第二导电类型柱间的第二导电类型基区同时与元胞沟槽以及第二导电类型柱接触；

步骤7、在上述第一导电类型外延层上方进行第一导电类型杂质离子的注入，扩散后在第二导电类型基区内形成第一导电类型源区；

步骤8、在上述第一导电类型外延层上设置绝缘介质层，绝缘介质层覆盖在第一导电类型外延层以及导电多晶硅上；对绝缘介质层进行刻蚀，以得到贯通绝缘介质层的接触孔以及绝缘氧化层，所述接触孔对准第二导电类型柱、第二导电类型基区以及第一导电类型源区；

步骤9、在上述第一导电类型外延层上方淀积金属层，所述金属层包括源极金属，所述源极金属覆盖在绝缘介质层上并填充在接触孔内，源极金属与第二导电类型柱、第二导电类型基区以及第一导电类型源区欧姆接触。

覆盖于元胞沟槽槽口外侧的绝缘氧化层与第二导电类型基区内的第一导电类型源区部分交叠。

所述半导体基板的材料包括硅。

在所述第一导电类型衬底的背面设置漏电极结构。

所述“第一导电类型”和“第二导电类型”两者中，对于n型功率mosfet器件，第一导电类型指n型，第二导电类型为p型；对于p型功率mosfet器件，第一导电类型与第二导电类型所指的类型与n型半导体器件正好相反。

本发明的优点：第二导电类型柱与第一导电类型外延层能形成超结结构，在相邻的第二导电类型柱间设置元胞沟槽，元胞沟槽内设置绝缘氧化层以及导电多晶硅，利用超级结构以及沟槽栅结构能有效降低导通电阻；绝缘氧化层覆盖元胞沟槽槽口外的第一导电类型外延层，导电多晶硅同时覆盖在元胞沟槽槽口外的绝缘氧化层上，利用元胞沟槽槽口外的绝缘氧化层以及奥迪多晶硅可以提高雪崩耐量，结构紧凑，安全可靠。

附图说明

图1为本发明的结构示意图。

图2～图9为本发明具体实施工艺步骤剖视图，其中

图2为本发明得到超结柱沟槽的剖视图。

图3为本发明得到p型柱后的剖视图。

图4为本发明得到元胞沟槽后的剖视图。

图5为本发明得到绝缘氧化材料层后的剖视图。

图6为本发明得到导电多晶硅后的剖视图。

图7为本发明得到n+源区后的剖视图。

图8为本发明对绝缘介质层刻蚀得到接触孔后的剖视图。

图9为本发明得到源极金属后的剖视图。

附图标记说明：1-n+衬底、2-n型外延层、3-p型柱、4-绝缘氧化层、5-导电多晶硅、6-p型基区、7-n+源区、8-源极金属、9-绝缘介质层、10-超结柱沟槽、11-元胞沟槽以及12-绝缘氧化材料层。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1和图9所示：为了能有效降低通道电阻，提高雪崩耐量，以n型mosfet器件为例，本发明包括半导体基板以及位于所述半导体基板中心区的元胞区，半导体基板包括n+衬底1以及位于所述n+衬底1上方的n型外延层2；在元胞区的n型外延层2内设置超结结构，所述超结结构包括若干交替分布的n柱以及p柱3；

所述p柱3从n型外延层2的顶部垂直向下延伸，在相邻p柱3之间设置元胞沟槽11，在所述元胞沟槽11的侧壁外上方设置p型基区6，所述p型基区6与元胞沟槽11的侧壁以及相应的p柱3接触；在p型基区6内设置n+源区7；

元胞沟槽11的深度小于p柱3在n型外延层2内的深度；在元胞沟槽11内设置绝缘氧化层4，所述绝缘氧化层4覆盖元胞沟槽11的侧壁以及底壁，且绝缘氧化层4还覆盖在元胞沟槽11槽口外侧的n型外延层2上；在设置有绝缘氧化层4的元胞沟槽11内填充有导电多晶硅5，且导电多晶硅5还覆盖在元胞沟槽11槽口外的绝缘氧化层4上；

在n型外延层2上还设置源极金属8，所述源极金属8与p柱3、p型基区6以及n+源区7欧姆接触，源极金属8通过绝缘介质层9与导电多晶硅绝5缘隔离。

具体地，半导体基板的材料包括硅，当然也可以采用其他常用的材料。元胞区位于半导体基板的中心区，具体实施时，在半导体基板上还设置终端保护区，终端保护区位于元胞区的外圈，环绕包围元胞区，利用终端保护区能对元胞区进行保护，提高耐压范围，元胞区、终端保护区的具体作用以及配合关系为本技术领域人员所熟知，此处不再赘述。

n+衬底1的掺杂浓度大于n型外延层2的掺杂浓度，n型外延层2的厚度大于n+衬底1的厚度；超级结构设置于n型外延层2内，n柱与p柱3在n型外延层2内沿元胞区指向终端保护区的方向排布，n柱由相邻p柱3间的n型外延层2形成，超结结构的结构形式以及分布等与现有类似，此处不再赘述。

p柱3从n型外延层2的顶部垂直向下延伸，p柱3的深度小于n型外延层2的厚度，p柱3的上端与n型外延层2的上表面位于同一水平面。在相邻p柱3间的区域设置元胞沟槽11，即元胞沟槽11位于n柱内，元胞沟槽11的深度小于p柱3的深度。

在元胞沟槽11两侧的外上方均设置p型基区6，p型基区6与元胞沟槽11的侧壁以及外侧的p柱3均接触，在元胞沟槽11外侧的p型基区6内均设置n+源区7，n+源区7在p型基区6内不与元胞沟槽11的侧壁接触，p型基区6从元胞沟槽11的槽口向下延伸，p型基区6位于元胞沟槽11槽底的上方。绝缘氧化层4除了覆盖元胞沟槽11的侧壁以及底壁后，还覆盖在元胞沟槽11槽口外侧的n型外延层2上，覆盖于元胞沟槽11槽口的绝缘氧化层4与n+源区7部分交叠，即位于元胞沟槽11槽口外侧的绝缘氧化层4仅与部分的n+源区7接触。

导电多晶硅5填充在元胞沟槽11内，且还覆盖在元胞沟槽11槽口外的绝缘氧化层4上；填充于元胞沟槽11内的导电多晶硅5利用绝缘氧化层4与元胞沟槽11的侧壁以及底壁绝缘隔离，元胞沟槽11槽口外的导电多晶硅5通过绝缘氧化层4与n型外延层2绝缘隔离，绝缘氧化层4可以采用二氧化硅。

源极金属8淀积在n型外延层2上，源极金属8与p柱3、p型基区6以及n+源区7欧姆接触，源极金属8通过绝缘介质层9与导电多晶硅5绝缘隔离；元胞区内的元胞通过源极金属8相互连接成一体。通过源极金属8能形成mosfet器件的源电极，导电多晶硅5通过引出后与栅极金属连接，形成mosfet器件的栅电极，栅极金属一般位于n型外延层2上方，栅极金属与源极8可以为同一工艺制造层，栅极金属与源极金属8绝缘隔离。此外，在n+衬底1的背面还需要设置漏电极结构，漏电极结构的具体结构形式等均可以需要进行选择，此处不再赘述。

本发明实施例中，p柱3与n型外延层2能形成超结结构，在相邻的p柱3间设置元胞沟槽11，元胞沟槽11内设置绝缘氧化层4以及导电多晶硅5，从而与超结结构配合能有效降低导通电阻；绝缘氧化层4覆盖元胞沟槽11槽口外的n型外延层2，导电多晶硅5同时覆盖在元胞沟槽11槽口外的绝缘氧化层4上，采用这种结构后，可以改变雪崩时电流的流经通道，使得mosfet器件关断时规避n型外延层2的电阻，避免npn管开启，从而提高雪崩耐量。

如图2～图9所示，上述沟槽栅超结mosfet器件，可以通过下述的工艺步骤制备得到，具体地，所述超结mosfet器件的制备方法包括如下步骤：

步骤1、提供具有n导电类型的半导体基板，半导体基板包括n+衬底1以及位于所述n+衬底1上方的n型外延层2，选择性地掩蔽和刻蚀n型外延层2，以在n型外延层2内得到所需的超结柱沟槽10，所述超结柱沟槽10从n型外延层1的上端面垂直向下延伸，超结柱沟槽10的深度小于n型外延层2的厚度；

具体地，半导体基板的材料包括硅，采用本技术领域常用的技术手段，能在n型外延层2内刻蚀得到所需的超结柱沟槽10，超结柱沟槽10的槽口位于n型外延层2的上表面，超结柱沟槽10在n型外延层2内垂直延伸，如图2所示。

步骤2、在上述超结柱沟槽10内填充p型材料，以得到填满所述超结柱沟槽10的p柱3，利用所述p柱3与n型外延层2形成超结结构；

如图3所示，可以采用本技术领域常用的外延生长的方式在超结柱沟槽10内填充p型材料，得到填满超结柱沟槽10的p柱3，多个p柱3与n型外延层2间形成交替分布的超结结构。

步骤3、对上述n型外延层2进行选择性地掩蔽和刻蚀，以在相邻的p柱3间得到所需的元胞沟槽11，所述元胞沟槽11在n型外延层2内的深度小于p柱3的深度；元胞沟槽11的宽度小于相邻p柱3间的距离；

如图4所示，采用本技术领域常用的技术手段刻蚀得到元胞沟槽11，元胞沟槽11位于相邻的p柱3间，元胞沟槽11的深度小于p柱3的深度，元胞沟槽11位于两相邻的p柱3间。

步骤4、在上述元胞沟槽11内生长绝缘氧化材料层12，所述绝缘氧化材料层12覆盖在元胞沟槽11的侧壁以及底壁，且绝缘氧化材料层12还覆盖在n型外延层2上；

如图5所示，利用干氧生长工艺，生长得到绝缘氧化材料层12，绝缘氧化材料层12覆盖在元胞沟槽11的侧壁以及底壁，且还覆盖n型外延层2的上表面；

步骤5、在上述元胞沟槽11内进行导电多晶硅材料的淀积与刻蚀，以得到填满元胞沟槽11的导电多晶硅5，所述导电多晶硅5还覆盖在元胞沟槽11槽口外侧的绝缘氧化材料层12上；

如图6所示，在进行导电多晶硅材料淀积与刻蚀后，得到导电多晶硅5，导电多晶硅5填充在元胞沟槽11内，且还覆盖在元胞沟槽11槽口外侧。覆盖元胞沟槽11槽口的导电多晶硅5的长度小于元胞沟槽11与p柱3间的距离。

步骤6、在上述n型外延层2上方进行p型杂质离子的注入，扩散后得到位于p柱3与元胞沟槽11之间的p型基区6，p型基区6位于元胞沟槽11内导电多晶硅5底部的上方；位于元胞沟槽11与p柱3间的p型基区6同时与元胞沟槽11以及p柱3接触；

具体地，采用本技术领域常用的技术手段进行p型杂质离子的注入与扩散，得到p型基区6，p型基区6位于元胞沟槽11外；位于元胞沟槽11与p柱3间的p型基区6与元胞沟槽11以及p柱3均接触。

步骤7、在上述n型外延层2上方进行n型杂质离子的注入，扩散后在p型基区6内形成n+源区7；

如图7所示，采用本技术领域常用的技术手段进行n型杂质离子的注入与扩散，以在每个p型基区6内得到n+源区7，n+源区7位于p型基区6内的上部，n+源区7在p型基区6的深度小于p型基区6的厚度，n+源区7的长度小于p型基区6的长度。

步骤8、在上述n型外延层2上设置绝缘介质层9，绝缘介质层9覆盖在n型外延层2以及导电多晶硅5上；对绝缘介质层9进行刻蚀，以得到贯通绝缘介质层9的接触孔以及绝缘氧化层4，所述接触孔对准p柱3、p型基区6以及n+源区7；

如图8所示，采用本技术领域常用的技术手段淀积得到绝缘介质层9，对绝缘介质层9刻蚀时，会将绝缘介质层9下方相应的绝缘氧化材料层12一起刻蚀掉，从而得到与每个元胞沟槽11对应的绝缘氧化层4；接触孔贯通绝缘介质层9，接触孔对准p柱3、p型基区6以及n+源区7具体是指使得p柱3、p型基区6以及n+源区7部分或全部裸露。

步骤9、在上述n型外延层2上方淀积金属层，所述金属层包括源极金属8，所述源极金属8覆盖在绝缘介质层9上并填充在接触孔内，源极金属8与p柱3、p型基区6以及n+源区7欧姆接触。

如图9所示，采用本技术领域常用的技术手段淀积金属层，源极金属8通过绝缘介质层8与导电多晶硅5绝缘隔离，源极金属8与p柱3、p型基区6以及n+源区7直接接触后形成欧姆接触。

此外，金属层还包括栅极金属，栅极金属与导电多晶硅欧姆接触，在所述第一导电类型衬底的背面设置漏电极结构。漏电极结构的具体形式以及栅极金属与导电多晶硅间的具体配合等均为本技术领域人员所熟知，此处不再赘述。