本公开一些实施例涉及芯片封装体及其形成方法，特别涉及具有翘曲控制元件的芯片封装体及其形成方法。
背景技术
半导体集成电路工业历经快速的成长，集成电路的制造的进步使得半导体装置具有更佳的部件及/或更高程度的整合。功能密度(即，单位面积内互相连接的装置数目)逐渐增加而几何尺寸(即，用一制造工艺能产生的最小的元件(或线))逐渐减小。此逐渐缩减的工艺通过增加生产效率及降低相关的成本以提供利益。
芯片封装体不只保护半导体装置，使其免于外界环境的污染，也提供了让半导体装置封装于其内部的连接界面。使用了更少的体积或较低的高度之较小的封装体结构持续的发展来封装半导体装置。
新的封装技术持续地发展，更加改善了半导体管芯的密度及功能。然而，这些新型态的用于半导体管芯的封装技术面临了工艺的挑战。
技术实现要素：
根据一些实施例，提供芯片封装体的形成方法。上述方法包含形成保护层，以围绕半导体管芯，其中保护层具有相对的第一表面及第二表面。上述方法包含形成介电层于保护层的第一表面及半导体管芯上方。上述方法包含形成导电部件于介电层上方，使得导电部件电性连接至半导体管芯的导电元件。上述方法还包括将翘曲控制元件压印至保护层的第二表面及半导体管芯上，使得半导体管芯位于翘曲控制元件与介电层之间。
附图说明
本公开的各种样态最好的理解方式为阅读以下说明书的详说明并配合所附附图。应该注意的是，本公开的各种不同特征部件并未依据工业标准作业的尺寸而绘制。事实上，为使说明书能清楚叙述，各种不同特征部件的尺寸可以任意放大或缩小。
图1a-图1l是根据一些实施例，形成芯片封装结构的中间各阶段的工艺的剖面图；
图2a-图2b是根据一些实施例，形成芯片封装结构的中间各阶段的工艺的剖面图；
图3a是根据一些实施例，形成芯片封装结构的其中一个阶段的工艺的剖面图；
图3b是根据一些实施例，形成芯片封装结构的其中一个阶段的工艺的剖面图；
图4a-图4c是根据一些实施例，形成芯片封装结构的中间各阶段的工艺的剖面图；
图5a-图5d是根据一些实施例，芯片封装结构的上视图。
附图标记说明：
100～承载基板
102～粘着层
104～基底层
106～籽晶层
112a～导电结构
112b～导电结构
112c～导电结构
112d～导电结构
114～半导体基板
116～介电结构
118～导电部件
120～粘着膜
122a～半导体管芯
122b～半导体管芯
124～保护层
126～凹陷
128a～介电层
128b～介电层
128c～介电层
129～开口
130a～导电层
130b～导电层
130c～导电层
132～保护层
134～导电凸块
142～导电凸块
150～压印模板
152～翘曲控制元件
152’～翘曲控制元件
154～橡胶滚轴
170～元件
200～模具
201～密封元件
202～离型膜
204～模塑料材料
206～开口
230～空间
240～承载带
402～开口
d～深度
s1’～侧边
s2’～侧边
具体实施方式
要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同部件(feature)。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本公开。例如，若是本说明书以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系，可使用空间相关用语，例如”在…之下”、”下方”、”下部”、”上方”、”上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。例如，若翻转附图中的装置，描述为位于其他元件或特征部件”下方”或”在…之下”的元件，将定位为位于其他元件或特征部件”上方”。因此，范例的用语”下方”可涵盖上方及下方的方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
本公开实施例亦可包含其他部件及工艺。例如，可包含测试结构来帮助3d封装体或3d集成电路装置的验证测试。测试结构可包含例如，形成于重布层内或基底上的测试垫，而允许在3d封装体或3d集成电路装置上测试，或使用探针及/或探针卡及相关元件测试。可对中间结构实施如同最终结构的验证测试。此外，在此公开的结构及方法可用于测试方法的结合，其包含在工艺的中间阶段验证已知为好的管芯，以增加良率及降低成本。
本公开提供许多实施例。可提供额外的操作在这些实施例所述的阶段之前、之中及/或之后。在不同的实施例，这些阶段可被省略或取代。可在半导体装置结构内增加额外的部件。在不同的实施例，下述的部件可被省略或取代。在一些实施例所述的操作是以特定的顺序执行，然而这些操作可以其他合理的顺序执行。
图1a-图1l是根据一些实施例，形成芯片封装结构的中间各阶段的工艺的剖面图。根据一些实施例，如图1a所示，粘着层102和基底层104设置或层压(laminated)于承载基板100上。
在一些实施例，承载基板100作为暂时性的支撑基板。承载基板100由半导体材料、陶瓷材料、聚合物材料、金属材料、其他适合的材料或上述组合形成。在一些实施例，承载基板100为玻璃基板。在其他实施例，承载基板100为半导体基板，例如为硅晶片。
粘着层102可由粘胶或层压材料，例如金属箔片形成。在一些实施例，粘着层102具有光敏感性，且容易通过照射光线而从承载基板分离。例如，将紫外光(ultra-violet，uv)或激光照射至承载基板100，而分离粘着层102。在一些实施例，粘着层102为光热转换(light-to-heat-conversion，lthc)涂布。在其他实施例，粘着层102具热敏感性。可通过热操作使得粘着层102分离。
在一些实施例，基底层104为聚合物层或含聚合物层。基底层104为聚苯并恶唑(polybenzoxazole，pbo)层、聚酰亚胺(polyimide，pi)层、阻焊层(solderresist，sr)层、ajinomoto积聚膜(ajinomotobuildupfilm，abf)、管芯黏接膜(dieattachfilm，daf)、其他适合的层或上述组合。在一些实施例，基底层104包含多重次层(sub-layer)。
可在本公开实施例作更种变化及/或修饰。在其他实施例，基底层104并未形成。
之后，根据一些实施例，如图1a所示，籽晶层106设置于基底层104上。在一些实施例，籽晶层106由金属材料形成。金属材料可由钛(ti)、钛合金、铜(cu)、铜合金、其他适合的材料或上述组合形成，或者是包含上述材料。在其他实施例，籽晶层106包含多重次层。
在一些实施例，籽晶层106利用物理气相沉积(physicalvapordeposition，pvd)工艺(例如溅镀工艺)、化学气相沉积(chemicalvapordeposition，cvd)工艺、旋转涂布工艺、其他适合的工艺或上述组合而沉积。
可在本公开实施例作更种变化及/或修饰。在其他实施例，籽晶层106并未形成。
根据一些实施例，如图1b所示，形成导电结构，其包含导电结构112a、导电结构112b、导电结构112c及导电结构112d。在一些实施例，导电结构112a、导电结构112b、导电结构112c及导电结构112d包含导电柱。在一些实施例，每一个导电结构112a、导电结构112b、导电结构112c及导电结构112d具有线型的侧壁。在一些实施例，线型的侧壁实质上与基底层104的主要表面垂直。
在一些实施例，掩模层(未绘示)形成于籽晶层106上方，以帮助导电结构112a-112d的形成。在一些实施例，掩模层具有多个开口，其露出部分的籽晶层106。掩模层的开口定义了导电结构之后会形成的地方。在一些实施例，掩模层由光致抗蚀剂材料形成。
在一些实施例，导电结构112a-112d由金属材料形成，或包含金属材料。金属材料可包含cu、ti、金(au)、钴(co)、铝(al)、钨(w)、其他适合的材料或上述组合。在一些实施例，导电结构112a-112d由焊料形成，或包含焊料材料。焊料材料可包含锡(sn)。在其他实施例，导电结构112a、导电结构112b、导电结构112c及导电结构112d由不包含sn的金属材料形成。
在一些实施例，导电结构112a、导电结构112b、导电结构112c及导电结构112d通过利用籽晶层106的镀层(plating)工艺形成。镀层工艺可包含电镀工艺、无电镀工艺、其他适合的工艺或上述组合。
然而，可在本公开实施例作更种变化及/或修饰。在其他实施例，导电结构112a、导电结构112b、导电结构112c及导电结构112d通过使用化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、旋转涂布工艺、其他适合的工艺或上述组合形成。
根据一些实施例，如图1b所示之后，移除掩模层，且移除并未被导电结构112a-112d覆盖籽晶层106的部分，蚀刻工艺可用来移除部分的籽晶层106。在蚀刻籽晶层106的过程中，导电结构112a-112d可作为蚀刻掩模。
可在本公开实施例作更种变化及/或修饰。在其他实施例，籽晶层106及/或导电结构112a-112d并未形成。
根据一些实施例，如图1c所示，半导体管芯包含贴附在承载基板100上的半导体管芯122a及半导体管芯122b。在一些实施例，半导体管芯122a及半导体管芯122b的后侧面向基底层104，且半导体管芯122a及半导体管芯122b的前侧远离基底层。粘着膜120可用来固定半导体管芯122a及半导体管芯122b至基底层104。粘着膜120可包含管芯黏接膜(daf)、粘胶或其他适合的膜。
每一个半导体管芯122a及半导体管芯122b可包含位于其前侧的半导体基板114、介电结构116和导电部件118。介电结构116可包含多个介电层(未绘示)。导电部件118可为导电垫。在一些实施例，各种不同的装置元件形成在半导体基板114内，及/或半导体基板114上。
各种不同的装置元件的例子包含晶体管(例如，金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、互补式金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性接面晶体管(bipolarjunctiontransistor，bjt)、高压晶体管、高频晶体管、p型沟道及/或n型沟道场效晶体管(p-channel/n-channelfieldeffecttransistor，pfets/nfets)等)、二极管、或其他适合元件。
通过在介电结构116内形成导电部件，让互相连接的装置元件形成了集成电路装置。介电结构116可包含多个次层。导电部件可包含多个导线、导电接触物或导通孔。在一些实施例，通过在介电结构116内形成导电部件，而形成位于导电部件118与装置元件之间的电性连接物。在一些实施例，导电部件118为金属垫，其由铝或其他适合的材料形成。
集成电路装置包含逻辑装置、存储器装置(例如，静态随机存取存储器(staticrandomaccessmemorie，sram))、射频(radiofrequency，rf)装置、输入/输出(input/output，i/o)装置、系统单芯片(system-on-chip，soc)装置、其他适合的装置型态或上述组合。在一些实施例，半导体管芯122a或半导体管芯122b为系统单芯片(soc)的芯片，其包含多种功能。
根据一些实施例，如图1d所示，保护层124形成于承载基板100上方，并围绕导电结构112a-112d、半导体管芯122a和半导体管芯122b。在一些实施例，保护层124覆盖导电结构112a-112d、半导体管芯122a和半导体管芯122b的侧壁。
在一些实施例，保护层124并未覆盖导电结构112a-112d、半导体管芯122a和半导体管芯122b的上表面。在一些实施例，导电结构112a-112d穿透保护层124。导电结构112a-112d作为硅穿封装孔(throughpackagevia，tpv)或硅穿整合扇出孔(throughintegratedfan-outvia，tiv)。在一些实施例，保护层124包含聚合物材料。在一些实施例，保护层124包含模塑料材料。模塑料材料可包含以环氧化物为主的树脂，其内部具有填充物填充于其中。
在一些实施例，保护层124通过将模塑料材料注入到承载基板100上而形成。在一些实施例，在注入模塑料材料的过程中或之后，模塑料材料并未覆盖导电结构112a-112d及/或半导体管芯122a和半导体管芯122b的上表面。
在一些实施例，液态的模塑料材料设置在承载基板100上，并将导电结构112a-112d、半导体管芯122a和半导体管芯122b封入内部。液态的模塑料材料可由液态环氧树脂、液态环氧丙烯酸酯、具有填充物的液态环氧树脂、具有填充物的液态环氧丙烯酸酯、一种或多种其它适合的液态材料、或上述组合形成，或是包含上述材料。在一些实施例，接下来实施热工艺，以硬化液态的模塑料材料，将其转换成保护层124。
在一些实施例，在温度介于200℃-250℃的范围间执行热工艺。热工艺的操作时间可介于约0.5小时-3小时的范围间。
在一些实施例，模具用来帮助形成保护层124。图2a-图2b是根据一些实施例，绘示形成芯片封装体的保护层124的中间各阶段的工艺的剖面图。
根据一些实施例，如图2a所示，模具200设置于承载基板100上。在一些实施例，如图2a所示，空间230形成于模具200和承载基板100之间。
在一些实施例，模具200包含密封元件201。密封元件201可用来覆盖承载基板100的周边区。在一些实施例，密封元件201为密封环。密封元件201亦可用来作为将承载基板100固定于模具200下方的密封元件。
然而，可在本公开实施例作更种变化及/或修饰。在其他实施例，密封元件201并未形成。
在一些实施例，模具200包含离型膜(releasefilm)202。空间230被承载基板100、密封元件201和离型膜202围绕。在一些实施例，用来形成离型膜202的材料与用来形成保护层124的材料之间的粘着力较差。在一些实施例，将模具200设置于承载基板100上方之后，离型膜202与导电结构112a、导电结构112b、导电结构112c及导电结构112d直接接触。在一些实施例，离型膜202亦与半导体管芯122a和半导体管芯122b直接接触。
然而，可在本公开实施例作更种变化及/或修饰。在其他实施例，并未设置离型膜202。
在一些实施例，模具200具有一个或多个开口206。每一个开口206可用来允许让模塑料材料204被注入至模具200内。在一些实施例，一或多个开口206用来允许让模塑料材料204由模具200流出。在一些实施例，每一个开口206用来让模塑料材料204流入模具200内。在其他实施例，模具200只有一个开口206来允许让模塑料材料204流入空间230内。
之后，根据一些实施例，如图2b所示，将模塑料材料204注射至位于模具200和承载基板100之间的空间230内，直到模塑料材料204完整的填满空间230。根据一些实施例，如图2b所示，导电结构112a-112d被模塑料材料204围绕。半导体管芯122a及半导体管芯122b也被模塑料材料204围绕。
在一些实施例，在注入模塑料材料204的过程中，离型膜202与导电结构112a、导电结构112b、导电结构112c及导电结构112d直接接触。在一些实施例，在注入模塑料材料204的过程中，离型膜202亦与半导体管芯122a及半导体管芯122b直接接触。
之后，根据一些实施例，如图1d所示，使模塑料材料204硬化而变成保护层124，之后移除模具200。在一些实施例，在移除模具200前，使模塑料材料204硬化而形成保护层124。
可在本公开实施例作更种变化及/或修饰。在其他实施例，在移除模具200前，执行第一热操作，然后移除模具200，之后，执行第二热操作。执行第一热操作的温度低于执行第二热操作的温度。移除模具200后，第二热操作用来使模塑料材料204完全地硬化。结果，形成了保护层124。
在一些实施例，再注入模塑料材料204的过程中，由于设置了模具200的关系，模塑料材料204并未覆盖导电结构112a-112d及/或半导体管芯122a、半导体管芯122b的上表面。在一些实施例，如图1d所示，结果，保护层124并未覆盖导电结构112a-112d、半导体管芯122a及半导体管芯122b的上表面。由于导电结构112a-112d和半导体管芯122a及半导体管芯122b的导电部件118露出的关系，其并未被保护层124覆盖，因此不需要薄化保护层124。
在一些实施例，由于不需要在保护层124上执行薄化工艺，因此降低了制造成本及工艺耗费的时间，也避免了因薄化工艺造成的损害。在一些实施例，由于不需要在半导体管芯上形成额外的保护层或导电柱，因此更进一步地降低了制造成本及工艺耗费的时间。
在一些实施例，位于模塑料材料204与离型膜202之间的粘着力较差。因此，在之后移除模具200的过程中，可避免模塑料材料204黏在模具200上。移除模具200后，可形成凹陷于模塑料材料204的表面。结果，使模塑料材料204硬化而成为保护层124后，会在保护层124的表面形成一些凹陷126。
根据一些实施例，如图1d所示，保护层124具有凹陷126，一些凹陷126与半导体管芯122a或122b相邻。一些凹陷126位于半导体管芯122a或半导体管芯122b两者中的一者与导电结构112a、导电结构112b、导电结构112c和导电结构112d之中的一者之间。一些凹陷126位于两个导电结构之间，例如位于导电结构112b和导电结构112c之间。如图1d所示，其中一个凹陷126具有深度d。在一些实施例，深度d介于约3μm到约10μm的范围间。例如，深度d可约为7μm。
如图1e所示，介电层128a形成于保护层124、导电结构112a-112d、半导体管芯122a和半导体管芯122b上方。在一些实施例，介电层128a填入保护层124的凹陷126。在一些实施例，介电层128a由一或多种聚合物材料形成，或包上述聚合物材料。介电层128a可由聚苯并恶唑(pbo)、聚酰亚胺(pi)、其他适合的材料或上述组合形成，或包含上述材料。在一些实施例，介电层128a通过使用旋转涂布工艺、喷洒涂布工艺、其他适合的工艺或上述组合而形成。
根据一些实施例，如图1e所示，图案化介电层128a以形成多个开口129。在一些实施例，一些开口129对应至露出的导电结构112a-112d。在一些实施例，一些开口129对应至半导体管芯122a和半导体管芯112b所露出的导电部件118。在一些实施例，开口129通过使用光刻工艺、激光钻孔工艺、蚀刻工艺、其他适合的工艺或上述组合而形成。
之后，根据一些实施例，如图1f所示，导电层130a形成于介电层128a上方。在一些实施例，每一个导电层130a填入对应的开口129。在一些实施例，每一个导电结构112a-112d经由对应的其中一个开口129而电性连接至对应的其中一个导电层130a。在一些实施例，每一个半导体管芯122的导电部件118(例如导电垫)经由对应的其中一个开口129而电性连接至对应的其中一个导电层130a。在一些实施例，导电结构112经由对应的其中一个导电层130a而电性连接至半导体管芯122的其中一个导电部件118。
根据一些实施例，参阅图1g，介电层128b形成于介电层128a和导电层130a上方。在一些实施例，形成介电层128b的方法和材料与形成介电层128a的方法和材料相同或相似。
然而，本公开实施例并不限于此。在其他实施例，介电层128b由不同于介电层128a的介电材料而形成。在一些实施例，介电层128b由氧化硅或类似材料形成，并通过例如化学气相沉积(cvd)工艺的沉积工艺来形成。
之后，根据一些实施例，如图1g所示，形成了包含介电层128c和保护层132的多重介电层，也形成了包含导电层130b和导电层130c的多重导电层。在一些实施例，形成导电凸块134。可在导电凸块134与导电层130c之间形成凸块下金属(underbumpmetallurgy，ubm)层(未绘示)。
之后，根据一些实施例，如图1h所示，将如图1g所示的结构颠倒放置在承载带240上。如图1h所示，移除承载基板100和粘着层102。可通过光照射操作、热操作、其他适合的操作或上述组合来移除承载基板100和粘着层102。
根据一些实施例，如图1i所示，多个导电凸块142形成于保护层124上方。在一些实施例，导电凸块142是由焊料材料形成，或包含上述材料。焊料材料可包含锡及其他金属材料。在一些实施例，导电凸块142由铜、金、铝、钛、钴、铂、其他适合的材料或上述组合形成，或者是包含上述材料。
在一些实施例，多个开口形成在基底层104内。一些或全部的开口露出了位于导电结构(例如导电结构112a、导电结构112b、导电结构112c和导电结构112d)上方剩下的籽晶层106。剩下的籽晶层106和导电结构112a、导电结构112b、导电结构112c及导电结构112d一起形成了导电柱。之后，如图1i所示，一或多种导电材料形成在开口内而形成了导电凸块142。导电材料可由电镀工艺、无电镀工艺、压印(printing)工艺、其他适合的工艺或上述组合而形成。
之后，翘曲控制元件形成于基底层104上方，以避免或补偿在形成芯片封装体的过程中所产生的翘曲。在一些实施例，翘曲控制元件与基底层104直接接触。在一些实施例，翘曲控制元件通过压印工艺、点胶(dispensing)工艺、其他适合的工艺或上述组合来形成。
根据一些实施例，如图1j所示，压印模板(或掩模)150放置在基底层104和导电凸块142上方。压印模板150具有开口，其用来定义在之后形成的翘曲控制元件的图案。
之后，根据一些实施例，如图1j所示，橡胶滚轴(squeegee)154用来将翘曲控制材料152移入压印模板150的开口内。因此，翘曲控制材料152被压印于其中。在一些实施例，翘曲控制元件152通过涂布工艺或灌胶工艺压印至该保护层124及该半导体管芯122a及122b上方。
在一些实施例，翘曲控制材料152由含聚合物材料形成，或包含上述材料。含聚合物材料可为液态。在一些实施例，含聚合物材料包含以环氧化物为主的树脂、含pbo材料、其他适合的材料或上述组合。在一些实施例，翘曲控制材料152与底部填充材料相似或相同。在一些实施例，翘曲控制材料152包含含聚合物材料及散布于含聚合物材料内的填充物。填充物可包含绝缘纤维、绝缘粒子、其他适合的元件或上述组合。
在一些实施例，翘曲控制材料152还包括一或多种颜料。例如，添加在含聚合物材料内的黑色颜料。在一些实施例，基底层104具有比翘曲控制材料152大的光穿透率。在一些实施例，基底层104具有比由翘曲控制元件152所形成的翘曲控制元件152’大的光穿透率。在一些实施例，基底层104具有比保护层124大的光穿透率。
可在本公开实施例作更种变化及/或修饰。在其他实施例，翘曲控制材料152通过其他适合的工艺而形成在基底层104上，例如压印工艺。例如，使用点胶工艺形成翘曲控制材料152(例如含聚合物材料)。
根据一些实施例，如图1k所示，在压印工艺后，形成翘曲控制元件152’。翘曲控制元件152’用来避免或补偿如图1k所示的结构的翘曲。在一些实施例，一些或全部的翘曲控制元件152’不与导电凸块142直接接触。
在一些实施例，硬化操作用来将翘曲控制材料152压印转换成翘曲控制元件152’。在一些实施例，硬化操作包含热操作。在一些实施例，硬化操作的硬化温度介于约100℃-约300℃的范围间。在其他实施例，硬化操作的硬化温度介于约180℃-约250℃的范围间。在一些实施例，硬化操作的操作时间介于约30分-约2小时的范围间。在其他实施例，硬化操作包含光照射操作。在硬化操作的过程中，避免或补偿翘曲。结果，得到的结构实质上不具有翘曲。
在一些实施例，除了可将硬化压印翘曲控制材料152转换得到翘曲控制元件152’以外，压印翘曲控制材料152也可作为膜或胶带，因此避免或减少昂贵的胶带及层压工具，也减少了工艺时间。在一些实施例，翘曲控制元件152’通过使用压印工艺形成，其允许让形成翘曲控制元件152’前，先形成导电凸块142，而使得形成上述实施例所述的芯片封装体的工艺变得相对简单。
之后，根据一些实施例，如图1l所示，执行切割工艺(或切割操作)来分离如图1k所示的结构，形成多个芯片封装体。结果，形成具有扇出结构的芯片封装体。在一些实施例，切割工艺后，移除承载带240。在一些实施例，翘曲控制元件152’的上表面低于导电凸块142的最高点。
在一些实施例，在切割工艺前，将一或多个元件堆叠或粘接至如图1k所示的结构上，或切割工艺后，将一或多个元件堆叠或粘接至如图1l所示结构上。根据一些实施例，如图1l所示，上述提到的元件(例如元件170)堆叠于芯片封装体上，元件170可包含其他的芯片封装体、半导体管芯、一或多种被动装置、其他适合的结构或上述组合。
然而，本公开实施例并不限于此。在其他实施例，并未堆叠或形成元件170。
在一些实施例，导电凸块142形成了位于元件170与半导体管芯122a之间的电性连接物。导电凸块142可粘接至一或多个元件170的导电部件。
可在本公开实施例作更种变化及/或修饰。在一些实施例，在切割工艺前，堆叠元件170。在其他实施例，在切割工艺后，堆叠元件170。
在图1a-图1l所绘示的实施例，翘曲控制元件152’与导电凸块142分离。然而，本公开实施例并不限于此。图3a是根据一些实施例，绘示形成芯片封装结构的其中一个阶段的工艺的剖面图。在一些实施例，翘曲控制元件152’与导电凸块142直接接触。在一些实施例，翘曲控制元件152’连续地及/或完全地围绕导电凸块142。在一些实施例，通过调整压印模板150的开口，可调整翘曲控制元件152’的图案及/或位置。
可在本公开实施例作更种变化及/或修饰。图3b是根据一些实施例，绘示形成芯片封装结构的其中一个阶段的工艺的剖面图。在一些实施例，如图3b所示，一些导电凸块114并没有被翘曲控制元件152’连续地及/或完全地围绕。在一些实施例，如图3b所示，其中一个翘曲控制元件152’与其中一个导电凸块142的侧边s1直接接触，然而翘曲控制元件152’并没有和导电凸块142的相对的侧边s2直接接触。
在图1a-图1l所绘示的实施例，形成翘曲控制元件152’之前，先形成导电凸块142。然而，可在本公开实施例作更种变化及/或修饰。在其他实施例，形成翘曲控制元件152’之后，形成导电凸块142。
图4a-图4c是根据一些实施例，形成芯片封装结构的中间各阶段的工艺的剖面图。如图4a所示，形成或接收与如图1h所示的结构相似或相同的结构。之后，根据一些实施例，如图4a所示，翘曲控制元件152’形成于基底层104上方，如图4a所示的翘曲控制元件152’的材料和形成方法可与如图1j-图1k所示的翘曲控制元件152’的材料和形成方法。
根据一些实施例，如图4b所示，开口402形成在基底层104内，以露出由籽晶层106和导电结构112a-112d所组成的导电柱。开口402可通过使用光刻工艺，激光钻孔工艺、蚀刻工艺、机械钻孔工艺、其他适合的工艺或上述组合而形成。
在一些实施例，翘曲控制元件152’并未覆盖由籽晶层106和导电结构112a-112d所组成的导电柱。据此，在形成开口402的期间，由于基底层104具有相对较高的光穿透率，因此可以观察或检测到导电柱的位置。开口402与导电柱之间的对准变得比较容易达成。在一些其他情况，使用了翘曲胶带的地方，会因为具有较低光穿透率的翘曲胶带覆盖了导电柱，因此可能会发生开口402与导电柱之间的错位。
可在本公开实施例作更种变化及/或修饰。在其他实施例，形成开口402后，形成翘曲控制元件152’。
根据一些实施例，如图4c所示，形成导电凸块142以填入开口402，图4c所示的导电凸块142的材料及形成方法可与图1i所示的导电凸块142的材料及形成方法相似或相同。
图5a是根据一些实施例，芯片封装结构的上视图。图5a绘示与图1l所示的芯片封装体相似的芯片封装体的上视图。为了简洁，未绘示元件170。在其他实施例，并未形成元件170。
在一些实施例，芯片封装体只包含一个翘曲控制元件152’。在其他实施例，芯片封装体包含多个彼此互相分离的翘曲控制元件152’。在一些实施例，翘曲控制元件152’与导电凸块142分离，而没有被导电凸块142完全地围绕。在一些实施例，导电凸块142围绕或包围翘曲控制元件152’。
在图5a，由于半导体管芯122覆盖了基底层104，因此用虚线来绘示半导体管芯122a的位置和形状。在一些实施例，翘曲控制元件152’具有比半导体管芯122a大的面积。如图5a所示，半导体管芯122被翘曲控制元件152’覆盖。
图5b是根据一些实施例，芯片封装结构的上视图。在一些实施例，翘曲控制元件152’部分地围绕一些导电凸块142。翘曲控制元件152’的一部分延伸至两个相邻的导电凸块142之间。
图5c是根据一些实施例，芯片封装结构的上视图。在一些实施例，导电凸块142不仅位于基底层104的周边区，一些导电凸块142位于半导体管芯122a上方。一些导电凸块142覆盖半导体管芯122a。例如，当半导体管芯122的尺寸较小时，或芯片封装体所具有的导电凸块142的数量较多时，一些导电凸块142可直接位于半导体管芯122a的正上方。在一些实施例，翘曲控制元件152’与导电凸块142分离。在一些实施例，如图5c所示，翘曲控制元件152’连续地及/或完全地围绕一些导电凸块142。
图5d是根据一些实施例，芯片封装结构的上视图。在一些实施例，翘曲控制元件152’部分地围绕导电凸块142。在一些实施例，翘曲控制元件152’与导电凸块142直接接触一些。在一些实施例，如图5d所示，面向芯片封装体的导电凸块142的内侧s1’与翘曲控制元件152’直接接触。如图5d所示，导电凸块142的外侧s2’不与翘曲控制元件152’直接接触。
可在本公开实施例作更种变化及/或修饰。在一些实施例，翘曲控制元件152’覆盖整个基底层104的上表面。在这些情况，翘曲控制元件152’围绕导电凸块142。
本公开实施例形成半导体管芯被保护层围绕的芯片封装体。一或多个翘曲控制元件压印(但并非层压)至保护层上方，藉此避免或补偿芯片封装体的翘曲。因为避免或减少了层压翘曲胶带，而减少了制造成本及工艺时间。可更容易地控制翘曲控制元件的位置及图案，因此使得后续的包含形成导电凸块的工艺变得更为有利。因此，增进了芯片封装体的效能及品质。
根据一些实施例，提供芯片封装体的形成方法。上述方法包含形成保护层，以围绕半导体管芯，其中保护层具有相对的第一表面及第二表面。上述方法包含形成介电层于保护层的第一表面及半导体管芯上方。上述方法包含形成导电部件于介电层上方，使得导电部件电性连接至半导体管芯的导电元件。上述方法还包括将翘曲控制元件压印至保护层的第二表面及半导体管芯上，使得半导体管芯位于翘曲控制元件与介电层之间。
在一些实施例，上述方法还包括形成导电凸块于保护层的第二表面上。
在一些实施例，其中，在压印翘曲控制元件前，先形成导电凸块。
在一些实施例，上述方法还包括将压印模板放置在保护层的第二表面上，以覆盖导电凸块。上述方法还包括将含聚合物材料经由压印模板的开口压印至保护层上。上述方法还包括使含聚合物材料硬化，以形成翘曲控制元件。
在一些实施例，上述方法还包括将压印模板放置在保护层的第二表面上，以部分地覆盖导电凸块。上述方法还包括将含聚合物材料经由压印模板的开口压印至保护层上。上述方法还包括使含聚合物材料硬化，以形成翘曲控制元件，其中翘曲控制元件与导电凸块直接接触。
在一些实施例，上述方法还包括在形成保护层前，形成导电柱于半导体管芯旁。上述方法还包括将压印模板放置在保护层的第二表面上，以覆盖导电柱。上述方法还包括将含聚合物材料经由压印模板的开口压印至保护层上。上述方法还包括使含聚合物材料硬化，以形成翘曲控制元件。
在一些实施例，其中形成翘曲控制元件后，形成导电凸块于导电柱上。
在一些实施例，上述方法还包括设置模具于半导体管芯上。上述方法还包括将模塑料材料注入模具内，以围绕半导体管芯。上述方法还包括使模塑料材料硬化，以形成保护层。上述方法还包括移除模具。
在一些实施例，上述方法还包括形成导电凸块于保护层的第二表面上，其中导电凸块电性连接至半导体管芯的第二导电元件，且翘曲控制元件不与导电凸块直接接触。
在一些实施例，上述方法还包括设置含聚合物材料，以部分地覆盖保护层的第二表面。上述方法还包括使含聚合物材料硬化，以形成翘曲控制元件。
根据一些实施例，提供芯片封装体的形成方法。上述方法包含形成多个导电柱及设置多个半导体管芯于承载基板上。上述方法也包含形成保护层于承载基板上，以围绕导电柱及半导体管芯。上述方法还包括形成介电层于保护层、导电柱及半导体管芯上。另外，上述方法包含形成第一导电凸块于介电层上，并移除承载基板。上述方法也包含形成第二导电凸块于保护层上，且第一导电凸块和第二导电凸块位于保护层相对的两侧上。上述方法还包括形成翘曲控制元件于保护层上。
在一些实施例，上述方法还包括对保护层执行切割操作，以形成多个芯片封装体，其中一个芯片封装体包含一个半导体管芯及一个翘曲控制元件。
在一些实施例，上述方法还包括在导电柱形成前，形成基底层于承载基板上，其中基底层具有比每一个翘曲控制元件大的光穿透率。
在一些实施例，上述方法还包括在承载基板移除后，形成多个开口于基底层内，以露出导电柱，其中第二导电凸块填入开口。
在一些实施例，其中在压印翘曲控制元件前，形成第二导电凸块。
在一些实施例，上述方法还包括设置模具于承载基板上，以围绕空间。上述方法还包括将模塑料材料注入至空间内，以围绕半导体管芯和导电柱。上述方法还包括使模塑料材料硬化，以形成保护层。上述方法还包括移除模具。
根据一些实施例，提供芯片封装体。上述芯片封装体包含半导体管芯及围绕半导体管芯的保护层。上述芯片封装体亦包含贯穿保护层的导电柱，且此导电柱通过保护层与半导体管芯隔开。上述芯片封装体还包括位于保护层同一侧的导电凸块及翘曲控制元件。此导电凸块电性连接至导电柱，且翘曲控制元件与导电凸块隔开。
在一些实施例，上述芯片封装体还包括位于保护层上的基底层，其中基底层围绕部分的导电凸块，且基底层位于翘曲控制元件与半导体管芯之间。
在一些实施例，其中基底层具有比翘曲控制元件大的光穿透率。
在一些实施例，其中翘曲控制元件具有比半导体管芯大的光穿透率。
以上叙述许多实施例的特征，使本领域技术人员能够清楚理解本公开的概念。本领域技术人员能够理解，其可利用本公开公开内容作为基础，以设计或更动其他工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。本领域技术人员亦能够理解，不脱离本公开的精神和范围的等效构造可在不脱离本公开的精神和范围内作各种的更动、替代与润饰。