本发明有关于一种半导体结构及其制造方法。
背景技术
如智能型手机、平板计算机、与便携计算机的电子装置的问世已经造成高效能集成电路(ic)的需求增加。这些电子装置不断地朝向更高功能性与尺寸微型化发展。为了跟上这一趋势，集成电路封装变得更小、更薄、且更致密。
可以通过增加配线密度与减少集成电路封装中所使用的基板的厚度，以减少集成电路封装的尺寸与厚度。然而，由于基板的厚度减少，在操作与接续组装过程步骤的期间，基板变得更易于损毁(例如破裂或凹陷)。当用于基板的材料具有高的挠曲模数(为了达到低的热膨胀系数(cte))时，这种情况特别常见。当为了减少制造成本而将基板的尺寸增加，以在各个基板上容纳更多装置单元时，此种情况更加明显。
因此，为了寻求解决上述问题中的至少一个问题，需要提供一种半导体结构及其制造方法。
技术实现要素：
根据本发明的第一方面，提供一种半导体结构，包括层组件、一个或多个支撑组件及一个或多个锚合组件，支撑组件配置于层组件的第一表面上，锚合组件配置于层组件内且连接于一个或多个支撑组件，以耦接一个或多个支撑组件于层组件，进而强化层组件。
在一实施例中，一个或多个锚合组件中的至少一个的一部分可以暴露于层组件的第二表面上，第二表面相对于第一表面。
在一实施例中，半导体结构还可以包括一个或多个加强组件，加强组件配置于层组件的第二表面的至少一部分上，其中一个或多个锚合组件可以连接于一个或多个加强组件，以耦接一个或多个加强组件于层组件，进而更加强化层组件。
在一实施例中，半导体结构还可以包括一个或多个加强组件，加强组件配置于一个或多个支撑组件的至少一部分上，以进一步加强化层组件。
在一实施例中，一个或多个支撑组件可以包括磁性材料。一个或多个支撑组件还可以包括涂层，涂层是配置于磁性材料的至少一部分上方。
在一实施例中，一个或多个支撑组件可以配置于层组件的边缘部分。在一实施例中，一个或多个支撑组件的一部分可以延伸至层组件的边缘部分外，以限定悬挂部分。悬挂部分包括一个或多个贯穿孔。
在一实施例中，层组件可以包括具有一个或多个电子组件的绝缘基板层组件。
在一实施例中，半导体结构可以包括支撑组件，其中所述一个支撑组件环绕承载组件的边缘延伸。
在一实施例中，一个或多个锚合组件种的至少一个可以是柱体或圆柱。
在一实施例中，半导体结构还可以包括另外的层组件、以及一个或多个另外的锚合组件，另外的锚合组件可以配置于另外的层组件内且连接于层组件的一个或多个锚合组件，以强化层组件与另外的层组件二者。
根据本发明的第二方面，提供一种半导体结构的制造方法，该方法包括形成一个或多个锚合组件于载件上方、封装一个或多个锚合组件于层组件内、以及选择性地蚀刻载件，以形成一个或多个支撑组件。
在一实施例中，方法还可以包括形成一个或多个电子组件于载件上。
在一实施例中，方法还可以包括形成一个或多个贯穿孔于一个或多个支撑组件内。
在一实施例中，方法还可以包括平面化层组件，以暴露一个或多个锚合组件中的至少一个的至少一部分。
在一实施例中，方法还可以包括形成一个或多个加强组件于一个或多个暴露的锚合组件的至少一部分上方。
在一实施例中，方法还可以包括形成一个或多个加强组件于一个或多个支撑组件的至少一部分上方。
在一实施例中，方法还可以包括形成涂层于内部磁性核心的至少一部分上方；内部磁性核心和涂层限定载件。
在一实施例中，方法还可以包括形成一个或多个分隔间隙于层组件内。
附图说明
仅通过以下描述的范例的方式，以及一并参照以下附图，对于本发明所属技术领域技术人员而言，本发明的范例性实施例将更容易理解且更加明显。
图1绘示根据本发明的一实施例的半导体结构剖面图。
图2绘示根据本发明的另一实施例的半导体结构剖面图。
图3绘示根据本发明的一实施例的半导体结构剖面图。
图4绘示根据本发明的另一实施例的半导体结构剖面图。
图5a、b及c分别绘示根据本发明的一实施例的半导体结构的顶部、底部与放大视图。
图6绘示根据本发明的另一实施例的半导体结构剖面图。
图7绘示根据本发明的又一实施例的半导体结构剖面图。
图8绘示根据本发明的另一实施例的半导体结构剖面图。
图9绘示根据本发明的另一实施例的半导体结构剖面图。
图10a、b与c分别绘示根据本发明的一实施例的半导体结构的顶部、底部与放大视图。
图11绘示根据本发明的另一实施例的半导体结构剖面图。
图12a-d绘示根据本发明的另一实施例的半导体结构剖面图。
图13a及b分别绘示根据本发明的一实施例的半导体结构的底部与放大视图。
图14绘示根据本发明的另一实施例的半导体结构剖面图。
图15a与b分别绘示根据本发明的一实施例的半导体结构的顶部与底部视图。
图16a至16f绘示根据本发明的一实施例的半导体结构的制造过程的剖面图。
图17a至17e绘示根据本发明的一实施例的半导体结构的制造过程的剖面图。
图18绘示根据本发明的一实施例的制造半导体结构的方法的步骤的流程图。
具体实施方式
本发明的实施例将参照附图进行描述。附图中相似的附图标记与特征表示相似的组件或同样的组件。
图1为绘示根据本发明的一实施例的一般指定为附图标记100的半导体结构示意图。半导体结构100包括层组件102、二个支撑(强化)组件104a/104b及二个锚合(锁合)组件106a/106b，其中支撑组件104a/104b配置于层组件102的第一表面上，锚合组件106a/106b配置于层组件102内，且分别连接于二个支撑组件104a/104b。二个锚合组件106a/106b分别连接于二个支撑组件104a/104b，以将支撑组件104a/104b耦接于层组件102。支撑组件104a/104b与锚合组件106a/106b提供搬动与运输上的支持，和/或机械性地强化/加固层组件102。在一实施例中，层组件102可以是承载组件。
层组件102可以是半导体结构100的基板的一部分或整体。层组件102可以包括内嵌于介电体或介电层中的多个电子组件(例如110)。在基板中可以限定一个或多个装置单元(例如114a/114b)，每个装置单元用于接收一个或多个例如是集成电路(ic)芯片或无源组件的半导体装置。至少一电子组件(在每个装置单元中)可以将层组件102的顶部表面连接至底部表面(通过层组件102)。多个电子组件中的每一个可以包括一个或多个配线线迹(例如111)和/或一个或多个垂直通孔(例如108)。配线线迹可以是线路或接垫且垂直通孔可以是柱块、柱体、或圆柱(圆柱形或长方体形)。较佳地，多个电子组件(例如110)彼此隔离。
层组件可以配置用于在顶部的第一表面(和/或底部的第二表面)上接收至少一半导体装置(未显示)并与至少一半导体装置(未显示)连接，并且经由电子组件将电子信号从半导体装置发送至层组件的底部的第二表面(和/或顶部的第一表面)。在一实施例中，支撑组件(与锚合组件)可以配置为远离和/或围绕半导体装置，因此支撑组件不会干扰半导体组件对于层组件的连接。
虽然图1只显示二个锚合组件与二个支撑组件，在另一实施例中，可以有一个或多个支撑组件配置于层组件上，和/或一个或多个锚合组件配置于层组件内。
支撑组件与锚合组件可以依据产品需求配置于层组件的任何部分的所选区段的上方。较佳地，支撑组件与锚合组件是配置于层组件的边缘部分(即环绕层组件的边缘)。一个锚合组件可以连接于一个或多个支撑组件。一个支撑组件可以连接于一个或多个锚合组件。锚合组件内嵌于层组件的介电体内并将支撑组件固定于层组件。
在一实施例中，可以通过支撑组件104a/104b完全地遮蔽锚合组件106a/106b，且锚合组件并未暴露于层组件102的第一表面上。亦即，锚合组件106a/106b在层组件102的第一表面上由支撑组件104a/104b通过层组件的介电体朝向层组件102的第二表面延伸。
在图1中，锚合组件106a/106b内嵌于层组件102中，使得锚合组件的一端(基部)暴露于层组件的第二表面上，第二表面(即层组件102的底部表面)是相对于第一表面(即，层组件102的顶部表面)。因此，锚合组件106a/106b的厚度(即高度)是等于层组件102的厚度。
备选地，如图2所示，锚合组件206a/206b完全内嵌于层组件202中，使得锚合组件的基部部分未暴露于层组件的第二表面(即层组件202的底部表面)上。换句话说，锚合组件206a/206b的厚度(即高度)是小于层组件202的厚度。
支撑组件(连接于锚合组件)耦接于层组件，以增强层组件的结构的整体性，进而有利于操作和集成电路芯片的后续组装。因此，本发明的实施例有利地允许使用较薄与较大的基板，且可以将基板的翘曲最小化。支撑组件与锚合组件可以在制造期间分别地组装至基板或形成为基板的整体部分，且为了在接续的过程期间防止支撑组件与锚合组件与基板分离，支撑组件与锚合组件可以牢固地黏附至基板。
支撑组件可以是圆柱形柱体或圆柱，由锚合组件延伸远离层组件。相似地，锚合组件可以是圆柱形柱体或圆柱，由支撑组件延伸至层组件中。其他形状是可能的，如椭圆形、菱形、正方形、矩形、十字形或t字形的形状。备选地，支撑组件和/或锚合组件可以是(壁的)分段或相连接的块体，每个块体在层组件上在(水平)长度方向上延伸。
在一实施例中，半导体结构可以包括在环或壁的形式下部分地/完全地环绕层组件的边缘延伸的支撑组件。在圆柱形柱体的形式下的多个锚合组件可以沿支撑组件的长度方向分布，以将支撑组件固定于层组件上。在连续的壁的形式的支撑组件沿层组件的边缘延伸的例子中，支撑组件可与层组件限定一个或多个凹槽，层组件的多个装置单元放置于凹槽内且通过支撑组件围绕凹槽。各个装置单元可以接收配置于凹槽内的至少一半导体装置并与其连接。
锚合组件还可以包括如图1所示的上面部分与下面部分的至少二个部分。在一实施例中，锚合组件可以为类似铆钉的形状，具有作为上面部分的顶盖以及作为下面部分的垂直杆。顶盖具有比垂直杆更大的宽度/直径。多个铆钉可以部分地/完全地环绕层组件的边缘而分布。此点有利地增加了与层组件接触的区域，以增强半导体结构的可靠度。
在另一实施例中，锚合组件的上面部分可以为块体且下面部分可以为(以阵列)分布于块体上的多个柱体或圆柱，且由上面部分延伸至层组件中。多个分段的块体或连续的块体可以沿层组件的边缘延伸。当支撑组件是连续的壁的形式时，上面部分(块体)被覆盖且连接到支撑组件。
在一实施例中，支撑组件104a/104b与锚合组件106a/106b可以形成为层组件的整体部分。锚合组件可以内嵌于层组件的介电体内，且可以与电子组件同时地形成。在此方式下，锚合组件可以具有与电子组件一样的层式结构。较佳地，支撑组件与锚合组件与电子组件隔离。多个电子组件可以包括配线线迹和/或垂直通孔。配线线迹可以是线路或接垫且垂直通孔可以是柱块、柱体、或圆柱(圆柱形或长方体形)。
在一实施例中，半导体结构可包括通过一层组件的部分或整体所形成的基板。层组件具有第一表面以及相对于第一表面的第二表面。配线线迹与垂直通孔内嵌于层组件的介电体内，因此电子组件的厚度等于或小于介电体的厚度。至少一垂直通孔可以连接于一个配线线迹。各个配线线迹具有顶部与底部表面，且各个垂直通孔具有顶端与底端。配线线迹的顶部表面是暴露于层组件的第一表面上，且可以铺平或凹陷(深度小于15微米)于介电体中。垂直通孔的顶端是连接于配线线迹的底部表面，因此垂直通孔由配线线迹延伸至层组件的第二表面。垂直通孔的底端暴露于层组件的第二表面上，且可以铺平或凹陷到介电体(深度小于15微米)中。
在另一备选实施例中，半导体结构可以包括通过多个层组件(即“多层”基板)所形成的基板。图3为一般指定为附图标记300的半导体结构的示意图，半导体结构包括二个层组件302/352、支撑组件304a/304b、锚合组件106a、106b、107a、107b。锚合组件106a连接于支撑组件304a以将支撑组件304a耦接于层组件302/352，进而强化层组件302/352。相似地，锚合组件106b连接于支撑组件304b以将支撑组件304b耦接于层组件302/352，进而强化层组件302/352。
多个锚合组件可以内嵌于各个层组件的介电体内。一个层组件中的锚合组件可以配置在下一个层组件中的锚合组件上，并且连接到下一个层组件中的锚合组件。如图3所示，锚合组件107a与107b分别地连接于锚合组件106a与106b。在一层组件中的锚合组件的形状与结构可以不同于另一层组件的中的锚合组件。
各个层组件302/352可以包括内嵌于介电体或二个层组件302/352的各个层内的多个配线线迹(例如311)和/或垂直通孔(例如308)。配线线迹可以为线路或接垫，且垂直通孔可以为块体、柱体、或圆柱(圆柱形或长方体形)。在各个层组件中的配线线迹与垂直通孔形成多个电子组件，在基板限定至少一装置单元(如314a/314b)或装置单元的阵列。
各个层组件302/352具有第一表面与相对于第一表面的第二表面。各个层组件的配线线迹和垂直通孔内嵌于各个层组件的介电体内，因此配线线迹与垂直通孔的厚度等于或小于各个介电体的厚度。至少一垂直通孔可以连接于各个层组件中的配线线迹。在各个层组件中，配线线迹具有顶部与底部表面，且垂直通孔具有顶端与底端。配线线迹的顶部表面是暴露于层组件的第一表面上，且可以铺平或凹陷于介电体中。垂直通孔的顶端连接于配线线迹的底部表面，因此垂直通孔由配线线迹延伸至层组件的第二表面。垂直通孔的底端暴露于层组件的第二表面上，且可以铺平或凹陷于介电体中。
多个层组件302/352彼此配置或堆栈，因此一层组件(例如302)的第二表面对应于第二层组件(例如352)的第一表面。电子组件连接在一起，因此一个层组件的垂直通孔的底端连接于下一层组件的配线线迹的顶部表面。至少一垂直通孔可以配置于二个相邻的层组件的配线线迹之间。因此，电子组件将最上方的层组件的第一表面连接于最下方的层组件的第二表面(通过多个层组件)。
锚合组件可以具有与在各层组件中的电子组件一样的层式结构。在相似的方式下，锚合组件106a可以配置于或堆栈于锚合组件107a的顶部上；且锚合组件106b可以配置于或堆栈于锚合组件107b的顶部上。
黏着层或薄膜可以配置于二个层组件之间，因此黏着层交界在一个层组件的第一表面以及相邻的层组件的第二表面之间。在一层组件中的垂直通孔可以延伸通过黏着层，以连接于下一个层组件的配线线迹。相似地，在一层组件中的锚合组件可以延伸通过黏着层，以连接于下一个层组件的锚合组件。
图4为绘示根据本发明的一实施例的一般指定为附图标记400的半导体结构的示意图。在此实施例中，支撑组件的一部分可以延伸至层组件402的边缘外。支撑组件404a的内部部分404a’落于层组件402的投影平面区域内。内部部分404a'重迭(即是迭加于上方)且贴附至层组件402与锚合组件406a。支撑组件404a的外部部分404a”落于层组件402的投影平面区域外。外部部分404a”悬挂于层组件的边缘外，且有利于在接续的与半导体装置的组装期间提供用于操作与夹固的额外区域。
图5a及5b为分别绘示根据本发明的一实施例的一般指定为附图标记500的半导体结构的顶部与底部视图。半导体结构500包括层组件502；支撑组件504，其配置于层组件502上；以及锚合组件506(只能参见于图5b中；在图5a中隐藏在支撑组件504下)，其配置于层组件502内，且连接于支撑组件504。锚合组件506连接于支撑组件504，以将支撑组件504耦接于层组件502，进而强化层组件502。支撑组件的内部部分落于层组件502的投影平面区域内。内部部分重迭且贴附于层组件502与锚合组件506。支撑组件的外部部分落于层组件502的投影平面区域外。外部部分悬挂于层组件502的边缘外，且有利于在接续的与半导体装置的组装期间提供用于操作和夹固的额外区域。层组件502可以是半导体结构500的基板。可以有限定在基板中的一个或多个装置单元(例如514a)。
图5c为绘示根据本发明的一实施例的半导体结构500的底部部分的放大视图5c’。锚合组件506可以配置为栅格或阵列。例如，如图5c所示，锚合组件配置于三个偏移的行的中。支撑组件与锚合组件连续性地配置于层组件的周围，以形成环。然而，在另一实施例中，支撑组件与锚合组件可以非连续性地配置于层组件的周围。
在又一实施例中，层组件可以是预制造基板，其在形成支撑组件和/或锚合组件前形成。预制造基板可以是双马来酰亚胺-三氮杂苯(bismaleimide-triazine,bt)基板、陶瓷基板、挠性塑料基板、预模制(pre-molded)基板、或印刷电路板(pcb)。支撑组件与锚合组件可以通过黏着剂或机械方法贴附至层组件。例如，可以在基板中通过激光或机械钻孔形成孔洞，且锚合组件可以紧密地安装到所钻的孔洞中，以将支撑组件贴附至基板(使用或未使用黏着剂)。较佳地，预制造基板包括多个配线层与锚合组件，且锚合组件延伸通过二个或更多个配线层。
图6为绘示根据本发明的另一实施例的一般指定为附图标记600的半导体结构示意图。半导体结构600包括层组件602。层组件602可以是预制造基板。锚合组件606a/606b内嵌于层组件602中，因此锚合组件的一端(例如基部)暴露于层组件602的第二表面(即底部表面)上，第二表面相对于层组件602的第一表面(即顶部表面)。锚合组件606a/606b的厚度(即高度)等于或大于层组件602的厚度。
图7为绘示根剧本发明的又一实施例的一般指定为附图标记700的半导体结构的示意图。半导体结构700包括层组件702。层组件702可以是预制造基板。锚合组件706a/706b完全地内嵌于层组件702中，因此锚合组件的基部部分未暴露于层组件702的第二表面(底部表面)上。换句话说，锚合组件706a/706b的厚度(高度)小于层组件702。
图8为绘示根据本发明的另一实施例的一般指定为附图标记800的半导体结构示意图。半导体结构800基本上与上述的半导体结构100相同，除了半导体结构800还包括表面线迹配线层830。表面线迹配线层830可以配置于层组件802的第二表面(底部表面)的至少一部分上。表面线迹配线层830可以相似于如上所述的配线线迹(例如311)，且可以将至少二个电子组件电性连接在一起。表面线迹配线层830还可以将锚合组件(例如806a)连接于电子组件(例如810)，因此支撑组件(例如804a)可以经由锚合组件电性连接于电子组件。如图8所示，支撑组件可以位于层组件的中央区域中。此例中较佳地是，支撑组件可以是柱体或圆柱且可以用于与外部芯片连接，或组装配置于半导体结构的顶部上。表面线迹配线层830可以包括连接于锚合组件的暴露端与电子组件之间的多个线迹。备选地，表面线迹配线层830可以是覆盖一个或多个锚合组件和/或一个或多个电子组件的平面接垫。
图9为绘示根据本发明的另一实施例的一般指定为附图标记900的半导体结构的示意图。半导体结构900基本上与上述的半导体结构400相同，除了支撑组件904a/904b包括由支撑组件的顶部表面跨越至底部表面的贯穿孔960a/960b。贯穿孔960a/960b较佳地形成于悬挂在层组件902的边缘外的支撑组件的外部部分上。贯穿孔960a/960b可以通过机械方法(例如切割或穿孔或通过蚀刻形成。
贯穿孔960a/960b可以起到定位孔洞的作用，以在接续的与半导体装置组装的期间促进基板的准确对准。贯穿孔960a/960b还可以起到应力分散槽/孔洞的作用，用于在与半导体装置组装前和后将基板的翘曲最小化。贯穿孔960a/960b可以是任一合适的形状，包括圆形、椭圆形、矩形。
图10a和10b为分别绘示根据本发明的一实施例的一般指定为附图标记1000的半导体结构的顶部与底部视图。图10c为半导体结构1000的底部部分的放大视图10c’。半导体结构1000包括层组件1002；支撑组件1004，其配置于层组件1002上；以及锚合组件1006(只能参见于图10b中；在图10a中隐藏在支撑组件下面)，其配置于层组件1002内，且连接于支撑组件1004。锚合组件1006连接于支撑组件1004，以将支撑组件1004耦接于层组件1002，以强化层组件1002。层组件1002可以是半导体结构1000的基板。可以有限定于基板中的一个或多个装置单元(例如1014a)。支撑组件1004包括由支撑组件的顶部表面跨越至底部表面的贯穿孔。贯穿孔可以为定位孔洞(例如1062a/1062b)以在接续的与半导体装置组装的期间促进准确对准。贯穿孔可以是用于在与半导体装置组装前和后，将基板的翘曲最小化的应力分散槽(例如1064a/1064b)。贯穿孔可以彼此对准和/或偏移。此外，不同的贯穿孔可以具有不同的形状。
图11为绘示根据本发明的另一实施例的一般指定为附图标记1100的半导体结构的示意图。半导体结构1100基本上与上述半导体结构400相同，除了支撑组件1104a/1104b可以包括内部核心1166a/1166b与外部涂层1168a/1168b。内部核心1166a/1166b可以包括例如钢的磁性材料。外部涂层1168a/1168b覆盖内部核心1166a/1166b的至少一部分，且作为内部核心1166a/1166b与锚合组件1106a/1106b之间以及内部核心1166a/1166b与层组件1102之间的界面。外部涂层1168a/1168b较佳地具有比内部核心1166a/1166b更高的化学与机械抗性，并用作保护层，以将对于内部核心1166a/1166b的腐蚀与损害最小化。外部涂层1168a/1168b还用作黏着层以改善对于层组件1102和锚合组件1106a/1106b的黏着。外部涂层1168a/1168b较佳地是由配置于层中的铜、镍、金、钯、钛、铬、或上述元素的任一的组合制成。
图12a为绘示根据本发明的另一实施例的一般指定为附图标记1200的半导体结构的示意图。半导体结构1200基本上与上述的半导体结构1100相同，除了半导体结构1200还包括一个或多个加强组件(例如1270a/1270b)。加强组件1270a/1270b连接于锚合组件1206a/1206b，进而将加强组件1270a/1270b耦接于层组件1202，以进一步强化层组件1202。加强组件1270a/1270b的一部分(例如1270a’/1270b’)可以配置于层组件1202的第二表面上，且可以覆盖锚合组件1206a/1206b的基部。加强组件1270a/1270b的另一部分(例如1270a”/1270b”)可以覆盖层组件1202的侧壁。加强组件1270a/1270b可以配置为围绕于层组件1202的边缘，以形成环(可能为连续性或可能为非连续性)。
如图12b中所示，加强组件1270a/1270b的又一部分(例如1270a”’/1270b”’)还可配置于支撑组件1204a/1204b的至少一部分上和/或连接于支撑组件1204a/1204b的至少一部分，以进一步加强化层组件1202。较佳地，加强组件1270a/1270b覆盖支撑组件1204a/1204b的表面。在此方式中，加强组件1270a/1270b更加牢固地将支撑组件1204a/1204b固定于层组件1202，以改善层组件1202的刚性与结构完整性。
如图12c所示，加强组件1270可以覆盖层组件1202的整个下侧(即层组件1202的第二表面)，以使得层组件1202的底部表面上的任一暴露的接垫皆受到覆盖。在此方式中，加强组件1270甚至更牢固地将支撑组件1204a/1204b固定于层组件1202，以改善层组件1202的刚性与结构完整性。
如图12d中所示，加强组件1270a/1270b的一部分可配置于支撑组件1204a/1204b的至少一部分上和/或连接于支撑组件1204a/1204b的至少一部分，以进一步加强化层组件1202。较佳地，加强组件1270a/1270b覆盖支撑组件1204a/1204b的表面。在此方式中，加强组件1270a/1270b更加牢固地将支撑组件1204a/1204b固定于层组件1202，以改善层组件1202的刚性与结构完整性。在此实施例中，加强组件1270a/1270b并未沿层组件1202的第二表面延伸。
加强组件通过在支撑组件和/或层组件的至少一部分的上配置一个或多个层的材料形成。较佳地，加强组件包括铜且通过无电电镀和/或电解电镀所形成。备选地，加强组件可以是卡合于支撑组件和/或层组件的外部芯片或附件。
如图12a、12b、12c和12d中所述的加强组件还可形成于包括多个层组件(例如图3)的半导体结构的上。在此例子中，侧壁是指多个层组件在一起的侧壁；第二表面是指最远离支撑组件的最下面的层组件的第二表面。
图13a为绘示根据本发明的一实施例的一般指定为附图标记1300的半导体结构的底部视图。图13b为绘示半导体结构1300的底部部分的放大视图13b’。半导体结构1300包括层组件1302；支撑组件1304，其配置于层组件1302上；以及锚合组件(未不可见；隐藏于加强组件1370下)，其配置于层组件1302内，且连接于支撑组件1304。锚合组件连接于支撑组件1304，以将支撑组件1304耦接于层组件1302，以强化层组件。层组件1302可以是半导体结构1300的基板。可以有限定于基板中的一个或多个装置单元(例如1314a)。支撑组件1304包括由支撑组件1304的顶部表面跨越至底部表面的贯穿孔。贯穿孔可以为定位孔洞(例如1362)以在接续的与半导体装置组装的期间促进准确对准。贯穿孔可以是用于在与半导体装置组装前和后，将基板的翘曲最小化的应力分散槽(例如1364)。加强组件1370可以配置为环绕层组件1302的边缘，以形成连续性的环。加强组件1370连接于锚合组件，以将加强组件1370耦接于层组件1302，进而进一步加强化层组件1302。在一实施例中，加强组件1370在功能上相似于支撑组件1304。
图14为绘示根据本发明的另一实施例的一般指定为附图标记1400的半导体结构视图。半导体结构1400包括非连续性的层组件1402；三个支撑组件1404a/1404b/1404c，其配置于非连续性的层组件1402的第一表面上；以及四个锚合组件1406a/1406b/1406c/1406d，其配置于非连续性的层组件1402内。锚合组件1406a连接于支撑组件1404a；锚合组件1406b/1406c连接于支撑组件1404b；以及锚合组件1406d连接于支撑组件1404c。锚合组件连接于支撑组件，以将支撑组件耦接于非连续性的层组件1402。支撑组件与锚合组件提供操作和运输上的支持，和/或机械性地强化非连续性的层组件1402。非连续性的层组件1402包括二个或更多个通过一个或多个分隔间隙所分开的分离的部分，以将非连续性的层组件1402的翘曲最小化。在图14中显示一个分隔间隙1401。
图15a及15b为分别绘示根据本发明的一实施例的一般指定为附图标记1500的半导体结构的顶部与底部视图。半导体结构1500包括非连续性的层组件1502；支撑组件1504，其配置于非连续性的层组件1502上；以及锚合组件1506(只能参见于图15b；在图15b中隐藏于支撑组件下)，其配置于非连续性的层组件1502内，且连接于支撑组件1504。
锚合组件1506连接于支撑组件1504，以将支撑组件1504耦接于非连续性的层组件1502，以强化层组件1502。层组件1502可以为半导体结构1500的基板。可以有限定在基板中的一个或多个装置单元(例如1514a)。装置单元可以配置成组以形成阵列。例如，在图15a中，有4组装置单元，各组是由9个装置单元组成。这些36个装置单元形成装置单元的阵列。
支撑组件1504包括由支撑组件的顶部表面跨越至底部表面的贯穿孔。贯穿孔可以为定位孔洞(例如1562a)以在接续的与半导体装置组装的期间促进准确对准。贯穿孔还可以为用于在与半导体装置组装前和后，将基板的翘曲最小化的应力分散槽(例如1564a,1564b,1564c,1564d)。贯穿孔可以彼此对准和/或偏移。此外，不同的贯穿孔可以具有不同的形状。
层组件1502是非连续性的，意指层组件1502中可以具有一个或多个分隔间隙(例如1501a/1501b/1501c)，以将层组件1502隔开为分离的部分1503a/1503b/1503c/1503d。各个分离的部分可以包括一组装置单元。
各个分离的部分1503a/1503b/1503c/1503d可以通过多个锚合组件1506围绕。锚合组件1506可以不完全地围绕分离的部分(即可以有间隙1507a/1507b)。例如，如图15b中所示，锚合组件1506沿分离的部分的4个边中的2个是连续的。锚合组件1506沿分离的部分的另外的2个边是不连续的。层组件1502可以通过模具所形成且包括封胶。在锚合组件1506中的间隙(例如1507a/1507b)有利于让封胶流动，而不会在形成层组件1502的期间受到锚合组件1506的阻挡。
图16a至16f为绘示根据本发明的实施例的半导体结构的制造过程的剖面图。
首先，提供导电载件。较佳地，如图16a所示，导电载件1604可以包括内部核心1666与外部涂层1668。内部核心1666包括诸如钢的磁性材料，且外部涂层1668包括诸如铜的抗腐蚀材料。外部涂层1668可以具有比内部核心1666更高的化学抗性。内部核心1666在机械性上可以比外部涂层1668更强。备选地，导电载件可以是包括铜、铝、或铁的同质的金属平板。在又一实施例中，内部核心包括铁且外部涂层包括镍和/或铜。
接着，如图16b所示，多个锚合组件(例如1606a/1606b)与多个电子组件(例如1610)形成于导电载件1604上，较佳地靠近于或环绕于导电载件1604的边缘。锚合组件较佳地形成于预定位置处，例如欲接续形成支撑组件的位置。锚合组件(1606a/1606b)与电子组件(例如1610)可以通过光蚀刻(例如通过层合、暴露、剥离)所形成，以制造各自的图案化的特征于光敏感层上。锚合组件1606a/1606b与电子组件(例如，1610)可以利用通过诸如与合适的蚀刻过程结合的无电或电解电镀的全加成、半加成、或减量电镀过程的图案化的特征所形成。在一实施方法中，光敏感层配置于导电载件上，且被图案化以制造对应于欲配置于导电载件上的锚合组件和/或电子组件的位置的开口。使用导电载件作为导电平面，锚合和/或电子组件在开口中电镀。光敏感层接续地由导电载件移除。
电子组件(例如1610)较佳地与锚合组件1606a/1606b同时形成。各个电子组件(例如1610)可以包括配线线迹(例如1611)和/或垂直柱体(例如1608)。锚合组件1606a/1606b可以具有与电子组件(例如1610)相同的结构，且在导电载件1604上环绕电子组件(1610)。
备选地，锚合组件1606a/1606b与电子组件(例如1610)可以通过光蚀刻和电镀的重复步骤依序形成。此种方式下，锚合组件1606a/1606b与电子组件(例如1610)之间可以达成不同的高度与结构。
锚合组件1606a/1606b与电子组件(例如1610)可以由如铜、镍、金、钯、锡、或其组合的导电材料形成。较佳地，锚合组件与电子组件可以由相同的材料形成。
此后，如图16c所示，形成层组件1602(例如一绝缘层组件)。层组件1602包括第一表面1602’，第一表面1602’与导电载件1604和第二表面1602”交界，且第二表面1602”相对于第一表面1602’。层组件1602在第一表面1602’和第二表面1602”之间封装锚合组件1606a/1606b和电子组件(例如1610)。
层组件1602可以通过模具、层合、丝网印刷或旋转涂布形成。层组件1602可以包括封胶或玻璃强化的环氧层合；热固性高分子材料，例如环氧树脂(epoxyresin)、丙烯酸酯树脂(acrylicresin)、聚亚酰胺(polyimide)、双马来酰亚胺-三氮杂苯(bismaleimide-triazine)；或热塑性高分子材料，例如氟聚合物(fluoropolymer)、聚酰胺(polyamide)、聚乙烯(polyethylene)；且可能还包括无机填充物，例如二氧化硅或陶瓷。
在一实施例中，层组件1602较佳地通过制模(例如压缩、注入、转印)形成。提供了包括上模(topchase)或下模(bottomchase)的制模器具(未显示)。上模包括凹陷的部分，其形成具有导电载件的凹槽。锚合组件与电子组件封入凹槽中。较佳地，凹槽的区域比导电载件的区域更小，且局限于导电载件的区域中，因此上模接触导电载件的重迭部分。下模夹固导电载件的重迭部分以抵靠上模，从而密封凹槽。
制模工具可以包括连接于密封的凹槽的浇道(runner)与闸门(gate)，让流体的封胶可以注入凹槽。封胶可以在注入密封的凹槽前在高压下预热为熔融状态，以完全封装凹槽。熔融的封胶封装锚合组件和电子组件。此后，封胶可以硬化与固化以形成介电层。将包括具有介电层的载件的组装由制模工具移除。可能需要后加热处理以完全硬化介电层。
凹槽的高度可以比锚合组件和电子组件的高度更高，如此，已完全形成的介电层封装锚合组件1606a/1606b和电子组件(例如1610)，如图16c所示。此后，如图16d所示，通过研磨、磨光、抛光或蚀刻来移除部份介电层，以暴露电子组件(例如1610)的基部。在此方式下，电子组件(例如1610)将第一表面1602’连接至第二表面1602”，并形成层组件1602。较佳地，锚合组件1606a/1606b暴露于第二表面1602”上。层组件1602、锚合组件1606a/1606b和电子组件(例如1610)可以一起更加薄化，以达成所需的厚度和均匀度。
凹槽限定层组件在导电载件上的尺寸与位置。层组件1602的区域是较佳地等于或小于导电载件1604的区域，且局限在导电载件的区域内。导电载件1604的边缘位于层组件1602的边界上或外。
在另一实施例中，上模可以包括多个凹陷部分，凹陷部分形成具有导电载件的多个凹槽。如此，所形成的介电层通过分隔间隙分离为多个块体，并通过导电载件维持在一起(如图14、15a、15b所示)。介电层块体的数量等于凹槽的数量。各个介电层块体较佳地具有沿边缘配置的对应的锚合组件。
典型地，在封装电子与锚合组件的步骤后，由于导电载件与介电层之间材料特性的匹配误差可能发生组装的翘曲。为了在研磨期间达成所需的平坦度，组装时必须平坦地且紧密地夹固，不能接触介电层。
在一实施例中，可通过研磨移除部分介电层，其中导电载件被磁性固持在适当位置。电磁或永久磁铁工作平面(未显示)可被提供。包括例如钢的磁性材料的导电载件配置于工作平面上，且磁性地被固持于适当位置。磁力(场)可以环绕导电载件的整个区域，因此包括介电层下的区域的导电载件是磁性地贴附于且接触于工作平面。如此可以帮助在研磨或其他机械移除手段的期间，用最小的损坏风险完成层组件的平面。
备选地，在未使用磁性材料下，导电载件可以通过将导电载件的未被介电层覆盖的区域机械地夹固至工作平面而固持在适当位置。这些区域较佳地位于沿着导电载件的边缘，且在介电层的区域外。
随着导电载件磁性地或机械地固持在适当位置，轮、圆柱、桶或盘形式的研磨工具进而接触介电层，以开始移除和暴露电子组件和锚合组件的过程。
在备选实施例中，可压缩的高分子薄片可以配置在凹槽的上模上。凹槽的高度基本上等于锚合和电子组件的高度，因此当锚合组件与电子组件密封于凹槽中时，二者接触且压缩于高分子片中。封胶接着注入到凹槽内，以封装锚合组件与电子组件。完成的组装包括导电载件、介电层，且在硬化与固化封胶后由制模工具移除高分子片。移除高分子片以形成暴露电子组件与锚合组件的基部的层组件。
上述形成电子组件、锚合组件、与介电层的步骤可以重复，以形成堆栈于彼此上的多个层组件，以用于更高密度的应用。在一层组件中的电子组件连接相邻的层中的电子组件。相似地，在一层组件中的锚合组件连接相邻的层中的锚合组件。
接着，一个或多个支撑组件1604a/1604b(如图16e所示)可以通过选择性地移除导电载件1604的部分形成。支撑组件1604a/1604b的位置基本上与锚合组件1606a/1606b(形成于较早的步骤中)的位置对准，因此锚合组件1606a/1606b连接于支撑组件，且将支撑组件1604a/1604b锚合于层组件1602。因此，在选择性地移除导电载件1604的后，暴露出电子组件与层组件1602的第一表面的一部分。较佳地，电子组件的顶部内嵌于层组件的第一表面1602’内。
在较佳的实施例中，移除重迭层组件1602的一个或多个导电载件部分，以形成暴露电子组件(例如1610)与层组件的第一表面1602’的一部分的一个或多个第一开口1698。导电载件的剩余部分较佳地连接且沿层组件的边缘延伸而形成连续性的载件环。在一实施例中，当形成二个或更多个第一开口时，由导电载件的剩余部分形成连接载件环的相对两点的构架组件。构架组件可以视为支撑组件的延伸。图15a中附图标记1599显示构架组件的一例。
载件环较佳地通过使用化学方法选择性地蚀刻去除导电载件而形成。一部分载件环重迭层组件1602和锚合组件1606a/1606b。该部分载件环沿层组件1602的边缘连接锚合组件。在此方式下，载件环用作单个连续性支撑组件且利用锚合组件1606a/1606b耦接于层组件1602，以强化层组件1602。
在一较佳的实施例中，层组件1602的区域比导电载件1604的区域更小。因此，部分导电层位于层组件的区域外。例如，请参阅图16e。因此，在移除重迭于层组件1602的导电载件的部分后，载件环的一部分悬挂于层组件1602的边缘外，以形成悬挂部分。
如图16f所示，多个第二开口(例如1660a/1660b)可以通过移除载件环的悬挂部分的一部分形成。较佳地，第一与第二开口可以同时地形成。多个第二开口1660a/1660b环绕载件环形成贯穿孔和/或槽。
因而形成了半导体结构，其包括带有支撑组件与锚合组件的层组件。锚合组件将支撑组件(即载件环)耦接于层组件，以强化层组件。如此，更薄且更大的层组件可被形成，且可在机械损伤的最低风险下搬动。
在又一实施例中，在移除导电载件的一部分以形成支撑组件(即图16e)前，可以形成包覆层1770。较佳地，如图17a中所示，包覆层1770完整地覆盖导电载件1704与层组件1720，其包括导电载件1704的顶部表面与侧壁；层组件1702的第二表面与侧壁；以及电子组件(例如1710)与锚合组件1706a/1706b的基部表面。导电载件1704的侧壁垂直地延伸于导电载件1704的顶部与底部表面之间。层组件1702的侧壁垂直地延伸于层组件1702的第一与第二表面之间。较佳地，若导电载件1704的区域比层组件1702的区域更大，包覆层1770还覆盖导电载件1704的(暴露的)底部表面。
备选地，包覆层1770可以只覆盖层组件的第二表面、层组件的侧壁、与邻近于层组件的导电载件的(暴露的)底部表面。因此，包覆层1770形成连接于电子组件的基部的导电平面，且锚合组件暴露于层组件的第二表面上。
较佳地，包覆层1770通过无电电镀或电解电镀形成。导电薄膜可以配置于目标表面上，以作为接续电镀的种子层，进而增厚(积聚)包覆层。备选地，其可以通过溅射、喷涂、或浸涂形成。包覆层较佳地包括如铜或镍的导电材料。备选地，其可以包括高分子材料。
此后，移除导电载件1704的一部分与包覆层1770的一部分，以在层组件1702的第一表面上暴露电子组件(例如1710)。导电载件1704的剩余部分形成支撑组件，且包覆层1770的剩余部分形成加强组件1770，如图17b所示。加强组件1772覆盖层组件1702的第二表面、电子组件(例如1710)和锚合组件1706a/1706的(暴露的)基部、在层组件1702的第二表面和第一表面之间垂直延伸的侧壁、以及支撑组件的部分。特别是，若支撑组件是如上所述的载件环的形式，加强组件1772覆盖载件环的顶部和(暴露的)基部表面、在载件环的顶部和底部表面之间垂直延伸的载件环的外部侧壁。外部侧壁可以位于层组件的边缘外(即悬挂)或与层组件的边缘同轴(in-line)。
较佳地，若电子组件是彼此隔离，加强组件可以作为导电平面以将电子组件一起电性连接，且还连接于支撑组件。利用导电平面作为共同的电转移路径，通过电镀使得导电平面能够进一步将暴露的电子组件上的材料沉积在第一表面和/或支撑组件上。
电子组件(例如1710)的基部可以通过在层组件1702的第二表面上移除加强组件1772的一部分而暴露(例如通过化学蚀刻)，如图17c所示，因此可以暴露电子组件的基部以及层组件的第二表面1702”。加强组件1772的剩余部分覆盖锚合组件1706a/1706b的基部，并且较佳地形成环绕层组件1702的环。此结构基本上与上述图12b所示相同。
在另一实施例，如图17d所示，除了层组件1702”的第二表面1702”被部分暴露，还可通过移除加强组件1772的其他部分而暴露(部分地或全部地)载件环1704a/1704b。此结构基本上与上述图12a所示相同。
在另一实施例中，如图17e所示，加强组件1772通过移除加强组件1772的其他部分而仅形成于载件环1704a/1704b上。换句话说，层组件的第二表面1702”完全暴露，且在层组件1702的第一表面1702’和第二表面1702”之间垂直延伸的层组件1702的侧壁的一部分通过移除加强组件1770的所选部分而部分地暴露。此结构基本上与上述图12d所示相同。
在又一实施例中，在薄型化介电层以暴露电子组件和锚合组件的基部并且形成层组件(类似于上述对应于图16b所述的方法)前，包覆层可以只形成于载件上，以强化组装并便于后续过程期间的操作。介电层保持未被覆盖，以便于研磨的过程。因此在移除介电层的一部分以形成层组件以及移除导电载件的一部分以形成载件环后，可以获得如图12d中所示的结构。
有利的是，随着包覆层和/或加强组件(大于10微米)的形成，为了处理与操作，还可以加保护并强化导电载件的内部核心。导电层的外部涂层还可以维持在最小需求(厚度小于5微米)。如此便容易移除导电载件以暴露多个介电组件并形成支撑组件。此外，如此还可以改善暴露于层组件的表面上的、具有优良特性的电子组件的半导体结构的产率。
图18为绘示根据本发明的一实施例的制造半导体结构的方法的步骤的流程图1800。在步骤1802，形成一个或多个锚合组件在载件上。在步骤1804，将一个或多个锚合组件封装在层组件的内。在步骤1806，将载件选择性地蚀刻以形成一个或多个支撑组件。
可理解的是，对于本发明所属技术领域技术人员而言，可在不脱离以上广泛描述的本发明精神和范围内，对如本发明所示的实施例作各种的变型和/或修改。例如，可以形成锚合组件或沿层组件的侧壁配置锚合组件，以将支撑组件耦接或夹固于层组件。锚合组件可以暴露于层组件的介电体的侧边上。如此仍落于本发明的范畴的中。因此，这些实施例是用于各方面地解释本发明，并非用以限定本发明。