NOR闪存及其制作方法与流程

本发明涉及半导体制造领域，特别涉及一种NOR闪存及其制作方法。

背景技术：

闪存(Flash Memory)是一种非易失性存储器，在没有电流供应的条件下也能够长久地保持数据，即断电数据也不会丢失。闪存主要分为NOR和NAND两种类型，通常称为NOR Flash和NAND Flash。其中，NOR Flash，也称为编码型快闪记忆体。因为具备可直接执行代码、可靠性强、读取速度快等特性，从而成为闪存技术中主流的非易失性存储器。随着工艺的不断降低，存储器的特征尺寸不断缩小，串扰(Disturb)成为影响NOR Flash可靠性的一个关键问题。

图1为现有技术中编码型快闪记忆体的存储单元的结构示意图；图2是现有技术中编码型快闪记忆体的存储单元的浮栅边角的结构示意图。请参考图1-2，现有技术中的NOR Flash的存储单元包括外延层1，SiO2隧穿氧化层2，浮栅3，浮栅边角6，控制栅5，浮栅3与控制栅5之间的层间介质层4。其中所述隧穿氧化层2形成于外延层1上，所述浮栅3形成于隧穿氧化层2上。所述浮栅边角6形成于浮栅3和隧穿氧化层2之间的界面上。所述浮栅3与控制栅5之间的层间介质层4形成浮栅3上，所述控制栅5形成于层间介质层4上。该NOR Flash在流片过程中，首先，在完成源极自对准的刻蚀和离子注入后，此时存储单元的浮栅3形成的浮栅边角6为尖锐形貌，然后执行后续的侧壁生长等工艺。则使上述结构的NOR Flash的存储单元中形成了尖锐形貌的浮栅边角6，该尖锐形貌的浮栅边角6会导致存储单元在正常工作时局部电场集中，极易在长时间工作后形成缺陷(weak point)，从而使产品的串扰性能恶化，降低产品的可靠性。

技术实现要素：

本发明所要解决的技术问题是，克服以上不足，提供了一种NOR闪存及其制作方法，以改善NOR闪存的存储单元中浮栅的抗串扰性能，提高NOR闪存的可靠性。

为了解决上述技术问题，本发明提供一种NOR闪存，包括存储单元，所述存储单元包括层叠的栅极结构，所述栅极结构从下到上依次包括外延层、隧穿氧化层、浮栅、层间介质层、控制栅，所述浮栅和隧穿氧化层之间的界面形成浮栅边角，所述浮栅边角为圆滑形貌。

进一步的，本发明提供的NOR闪存，所述存储单元还包括形成在外延层的源极和漏极，所述源极和所述漏极分别位于所述栅极结构的各个侧面。

与现有技术相比，本发明提供的NOR闪存，浮栅边角为圆滑形貌，改善存储单元在正常工作时的电场分布，降低存储单元工作时的电场强度，在长时间工作时就不会形成缺陷，克服了现有技术中尖锐形貌的浮栅边角导致存储单元在正常工作时电场强度过于集中而导致NOR闪存抗串扰性能恶化的缺陷，从而有效改善产品的串扰性能，提升产品的可靠性。本发明提供的NOR闪存对产品的良率无任何影响，还具有结构简单、成本低廉的技术效果。

为了解决上述技术问题，本发明还提供一种NOR闪存的制作方法，包括在晶圆上形成存储单元的浮栅和控制栅的步骤，还包括以下步骤：

S100，完成晶圆源极自对准刻蚀和离子注入的步骤；

S200，对晶圆进行第一次快速热处理，使存储单元的浮栅边缘形成一层二氧化硅薄膜的步骤；

S300，通过湿法刻蚀工艺去除浮栅边缘的二氧化硅薄膜的步骤；

S400，对晶圆进行第二次快速热处理，使存储单元的浮栅边角的形貌由尖锐变得圆滑，形成圆滑形貌的浮栅边角的步骤。

进一步的，本发明提供的NOR闪存的制作方法，形成在晶圆上存储单元的步骤，包括形成层叠的栅极结构的步骤，以及在所述栅极结构各个侧面的外延层形成源极和漏极的步骤。

进一步的，本发明提供的NOR闪存的制作方法，形成层叠的栅极结构的步骤，包括依次在衬底之上形成外延层、隧穿氧化层、浮栅、层间介质层和控制栅的步骤。

进一步的，本发明提供的NOR闪存的制作方法，形成在晶圆上存储单元的步骤，还包括对栅极结构的两侧进行侧壁生长的步骤。

进一步的，本发明提供的NOR闪存的制作方法，第一次快速热处理和第二次快速热处理的温度范围均在800-980℃之间。

进一步的，本发明提供的NOR闪存的制作方法，第一次快速热处理和第二次快速热处理输入氧气浓度范围均为5-30sccm。

进一步的，本发明提供的NOR闪存的制作方法，第一次快速热处理的时间为1-2min。

进一步的，本发明提供的NOR闪存的制作方法，第二次快速热处理的时间为2-3min。

与现有技术相比，本发明提供的NOR闪存的制作方法，通过对完成源极自对准刻蚀和离子注入后，通过两次快速热处理和一次湿法刻蚀后，使存储单元相对尖锐的浮栅边角变为圆滑形貌，晶圆的存储单元的浮栅边角形貌的调整为圆滑形貌后，改善存储单元在正常工作时的电场分布，降低存储单元工作时的电场强度，在长时间工作时就不会形成缺陷，克服了现有技术中尖锐形貌的浮栅边角导致存储单元在正常工作时电场强度过于集中而导致NOR闪存抗串性能恶化的缺陷，从而有效改善产品的串扰性能，提升产品的可靠性。本发明提供的NOR闪存的制作方法，还具有便捷高效，成本低廉，对产品的良率无影响的技术效果。

附图说明

图1是现有技术中编码型快闪记忆体的存储单元的结构示意图；

图2是现有技术中编码型快闪记忆体的存储单元的浮栅边角的结构示意图；

图3是本发明一实施例中编码型快闪记忆体的存储单元的结构示意图；

图4是本发明一实施例中编码型快闪记忆体的存储单元的浮栅边角的结构示意图；

图5是本发明一实施例中编码型快闪记忆体的存储单元的另一侧面的结构示意图；

图6是本发明一实施例中编码型快闪记忆体的制作方法流程图；

图7是本发明一实施例中工艺前后对比由于受到Disturb影响产生的阈值电压偏移的关系图；

图8是本发明一实施例中工艺前后的良率对比关系图。

具体实施方式

下面结合附图对本发明作详细描述：

实施例一

图3是本发明一实施例中编码型快闪记忆体的存储单元的结构示意图；图4是本发明一实施例中编码型快闪记忆体的存储单元的浮栅边角的结构示意图。请参考图3-4，本实施例一提供一种NOR闪存，包括存储单元，所述存储单元包括层叠的栅极结构，所述栅极结构从下到上依次包括外延层10、SiO₂隧穿氧化层(Tunnel Oxide)20或者层间介质层20、浮栅(Floating Gate)30、层间介质层40、控制栅(Control gate)50，所述浮栅30和隧穿氧化层20之间的界面形成浮栅边角(FG Corner)31，所述浮栅边角31为圆滑形貌。

图5是本发明一实施例中编码型快闪记忆体的存储单元的另一侧面的结构示意图。请参考图5，本实施例一提供的NOR闪存，所述存储单元还包括形成在外延层20的源极60和漏极70，所述源极60和所述漏极70分别位于所述栅极结构的各个侧面。本实施例一中，在栅极结构的两侧侧面形成有侧壁结构80。

请参考图3，本实施例一中的层间介质层40为依次由二氧化硅层41、氮化硅层42和二氧化硅层43构成的ONO层叠结构。

本实施例一提供的NOR闪存，浮栅边角31为圆滑形貌，改善存储单元在正常工作时的电场分布，降低存储单元工作时的电场强度，在长时间工作时就不会形成缺陷，克服了现有技术中尖锐形貌的浮栅边角导致存储单元在正常工作时电场强度过于集中而导致NOR闪存抗串扰性能恶化的缺陷，从而有效改善产品的串扰(Disturb)性能，提升产品的可靠性。本实施例一提供的NOR闪存对产品的良率无任何影响，还具有结构简单、成本低廉的技术效果。

实施例二

图6是本发明一实施例中编码型快闪记忆体的制作方法流程图。请参考图3-6，本实施例二提供一种实施例一的NOR闪存的制作方法，包括在晶圆上形成存储单元的浮栅和控制栅的步骤，还包括以下步骤：

S100，完成晶圆源极自对准刻蚀(SAS-ET)和离子注入(SAS-IMP)的步骤；

S200，对晶圆进行第一次快速热处理(RTO)，使存储单元的浮栅30边缘形成一层二氧化硅薄膜的步骤；

S300，通过湿法刻蚀工艺去除浮栅30边缘的二氧化硅薄膜的步骤；

S400，对晶圆进行第二次快速热处理(RTO)，使存储单元的浮栅边角31的形貌由尖锐变得圆滑，形成圆滑形貌的浮栅边角31的步骤。

请参考图3-5，本实施例二提供的NOR闪存的制作方法，形成在晶圆上存储单元的步骤，具体包括形成层叠的栅极结构的步骤，以及在所述栅极结构各个侧面的外延层20形成源极60和漏极70的步骤。其中，形成层叠的栅极结构的步骤，包括依次在衬底之上形成外延层10、隧穿氧化层20、浮栅30、层间介质层40和控制栅50的步骤。本实施例一、二中的外延层20形成上衬底之上，为简化图示，外延层20包括衬底结构。请参考图3，本实施例二中的层间介质层40为依次由二氧化硅层41、氮化硅层42和二氧化硅层43构成的ONO层叠结构。

请参考图5，本实施例二提供的NOR闪存的制作方法，形成在晶圆上存储单元的步骤，还包括对栅极结构的两侧进行侧壁80生长的步骤。

作为较佳的实施例，本发明提供的NOR闪存的制作方法，第一次快速热处理和第二次快速热处理的温度范围均在800-980℃之间。

作为较佳的实施例，本发明提供的NOR闪存的制作方法，第一次快速热处理和第二次快速热处理输入氧气浓度范围均为5-30sccm。作为较佳的实施例，本发明提供的NOR闪存的制作方法，第一次快速热处理的时间为1-2min。

作为较佳的实施例，本发明提供的NOR闪存的制作方法，第二次快速热处理的时间为2-3min。

图7是本发明一实施例中工艺前后对比由于受到串扰影响产生的阈值电压偏移的关系图。图7中横坐标为基准工艺和优化实验后的样品数量，纵坐标表示受串扰的影响受阈值电压。请参考图7，工艺优化前即现有技术，由于浮栅边角为尖锐形貌，因此，在受到串扰影响时，比较基准工艺即现有技术的样本1和样本2可知，阈值电压向上偏移，即样品1偏移0.4，样品2偏移0.6。而工艺优化实验后即本实施方式，由于浮栅边角为圆滑形貌，克服了串扰的影响，因此优化实验后的样品1、样品2、样品3、样品4阈值电压不受影响均为零。

图8是本发明一实施例中工艺前后的良率对比关系图。图8中横坐标为基准工艺和优化实验后的样品数量，纵坐标表示良率。通过对比基准工艺和工艺优化实验的样品可知，采用本实施方式即优化实验的样品的良率明显高于基准工艺。由此可知，本发明具有提高产品良率的技术效果。

本实施例二提供的NOR闪存的制作方法，在存储单元侧壁生长之前，通过对完成源极自对准刻蚀(SAS-ET)和离子注入(SAS-IMP)后，通过两次快速热处理和一次湿法刻蚀后，且湿法刻蚀在两次快速热处理之间进行，使存储单元相对尖锐的浮栅边角变为圆滑形貌，晶圆的存储单元的浮栅边角(FG Corner)形貌的调整为圆滑形貌后，改善存储单元在正常工作时的电场分布，降低存储单元工作时的电场强度，在长时间工作时就不会形成缺陷，克服了现有技术中尖锐形貌的浮栅边角导致存储单元在正常工作时电场强度过于集中而导致NOR闪存抗串扰性能恶化的缺陷，从而有效改善产品的串扰性能，提升产品的可靠性。本发明提供的NOR闪存的制作方法，还具有便捷高效，成本低廉，对产品的良率无影响的技术效果。

本发明不限于上述具体实施例，凡在本发明的精神和范围内所作出的各种变化，均在本发明的保护范围之内。