专利名称：Nand闪存及其制作方法
技术领域：
本发明涉及存储器制作方法，特别涉及NAND闪存及其制作方法。
背景技术：
闪存可分为NOR型和NAND型。其中，NAND型主要应用于MP3播放机、数字相机、数字摄录像机及移动电话等电子产品的存储卡上。
例如，申请号为200610101580.9的中国专利申请公开了 一种NAND闪存器件，包括半导体衬底、字线、第一和第二选择线、隧道绝缘层和选择栅绝缘层。半导体衬底包括存储晶体管区和选择晶体管区。字线排列在半导体衬底的存储晶体管区，选择线排列在半导体衬底的选择晶体管区。隧道绝缘层插入字线和半导体衬底之间，选择栅绝缘层插入选择线和半导体衬底之间，并具有比隧道氧化物层更薄的厚度。同样，选择栅绝缘层在其中心区域具有比其边缘部分更薄的厚度。
而对具有字线的NAND闪存器件的一种具体实现方式，参照图1所示，包括第 一多晶硅层1 、氮化硅-氧化硅-氮化硅(ONO )层2、第二多晶硅层3和硅化鴒层4。第二多晶硅层3和硅化鴒层4作为字线。
然而，随着目前存储器尺寸的不断减小，由于硅化鵠具有较高的片电阻，
因而作为字线将使得所述NAND闪存的延迟增大，从而影响NAND闪存的性
^匕fi匕。
而目前还有采用硅化钴与多晶硅结合作为字线，然而硅化钴由于其片电阻较小，为了避免漏电流通过该层泄漏到所述ONO下，所述多晶硅的厚度就需要增大，从而增大了存储器单元间的耦合电容。
另外，目前也有采用具有较小电阻的钨与多晶硅结合作为字线，然而钨工艺的兼容性较差，若采用钨工艺，则后续相应工艺都需特殊定制，从而也会增加工艺成本。
发明内容
本发明提供一种NAND闪存及其制作方法，提高NAND闪存的性能。
为解决上述问题，本发明提供一种NAND闪存，包括栅极结构以及其上的字线结构，所述字线结构包括栅极结构上的多晶硅层、多晶硅层上的用于阻挡离子的屏蔽层、屏蔽层上的导电层。
相应地，本发明还提供一种NAND闪存的制作方法，包括提供栅极结构以及在所述栅极结构上形成字线结构，在所述栅极结构上形成字线结构包括下列步骤
在所述栅极结构上形成多晶硅层；
在所述多晶硅层上形成用于阻挡离子的屏蔽层；
在所述屏蔽层上形成导电层。
与现有技术相比，上述所公开的NAND闪存及其制作方法具有以下优点由于所述屏蔽层可以较好地阻挡离子进入到屏蔽层下的栅极结构，因而所述屏蔽层的厚度可以较薄，有效地降低了字线结构的厚度，而导电层的电阻较小，因而也可以有效地降低字线结构的阻值，从而降低由于字线结构的阻值而引起的器件延迟，提高所述NAND闪存的性能。
图1是现有技术NAND闪存示意图；图2是本发明NAND闪存的一种实施方式示意图；图3是本发明NAND闪存的制作方法的一种实施方式示意图；图4A至图4F是图3所示制作NAND闪存的示意图；图5是图3所示NAND闪存制作方法中形成导电层的实施例图。
具体实施例方式
根据本发明NAND闪存的一种实施例，由于屏蔽层可以较好地阻挡离子进入到屏蔽层下的栅极结构，因而所述屏蔽层的厚度可以较薄，有效地降低了字线结构的厚度，而导电层的电阻较小，因而也可以有效地降低字线结构的阻值，从而降低由于字线结构的阻值而引起的器件延迟，提高所述NAND闪存的性能。
参照图2所示，本发明NAND闪存的一种实施方式包括栅极结构及其上的字线结构，其中所述栅极结构包括第一多晶硅层IO、第一多晶硅层10上的ONO层20;而所述字线结构包括所述ONO层20上的第二多晶硅层30、第二多晶硅层30上的屏蔽层40以及屏蔽层40上的导电层60。
如前所述，由于屏蔽层40的材料比较致密，因而可以在后续例如轻掺杂(LDD)工艺中有效阻挡注入离子进入4册极结构下面的衬底中。因而，无须通过增加屏蔽层40下的第二多晶硅层30的厚度来阻挡注入离子。因而所述屏蔽层40和第二多晶硅层30的厚度都可以较薄，所述屏蔽层40的厚度可根据工艺实际要求作适应性调整。如此，所述字线结构的总厚度也减小，有助于减小存储器单元间的耦合电容。而所述第二多晶硅层30是为了避免所述屏蔽层例如硅化鴒，直接接触栅极结构的上层例如ONO层，从而产生较大应力。
在一种实施例中，所述屏蔽层40的厚度可以为400至500埃，例如400埃、420埃、450埃、500埃等。在一种实施例中，所述屏蔽层40可以是硅化钨(WSix)。
而所述导电层60由于片电阻较小，所以各个存储器单元的字线可以近似为等电位，即在对存储器进行编程的时候，不同位置的存储器单元不会因为不同的电压而表现出不同的行为，从而可以很容易地得到比较均匀的编程结果，不必因为字线片电阻过高，而需要额外的电路来实现均匀的编程结果。另外，字线上的片电阻较小，无疑也减小了存储器的器件延迟，从而也提高了器件的性能。
在一个实施例中，所述导电层60的厚度可以为例如300埃，所述导电层60的厚度在满足字线电流要求的前提下可根据工艺实际要求作适应性调整。
在一个实施例中，所述导电层60可以是硅化钴(CoSix )。
以屏蔽层40是硅化钨、导电层60是硅化钴为例，由于形成硅化钨和形成硅化钴的工艺均无需特殊定制，因而也节约了所述NAND闪存的工艺成本。
参照图3所示，本发明NAND闪存制作方法的一种实施方式包括下列步
骤
步骤sl,提供栅极结构；
步骤s2,在所述栅极结构上形成多晶硅层；
步骤s3,在所述多晶硅层上形成屏蔽层；
步骤s4，在所述屏蔽层上形成导电层。
下面结合附图对上述的制作过程进一步详细说明。
结合图3和图4A所示，在半导体衬底100上形成第一多晶硅层10,所述半导体衬底100已具有栅氧化层。所述第一多晶硅层10可以采用例如化学气相淀积的方法形成。所述第一多晶硅层10的厚度可以为500埃至1000埃，例如500埃、600埃、800埃、1000埃等。结合图3和图4B所示，在所述第一多晶硅层10上形成ONO层20, ONO层20通常为例如氧化硅-氮化硅-氧化硅的三层结构。ONO层的工艺实现为本领域技术人员公知的技术，此处仅以举例方法对其过程作筒单说明。所述三层结构的下层氧化硅(图未示)常采用例如热氧化或化学气相沉积的方法形成，氧化硅的厚度根据具体工艺设计要求而定。氮化硅常釆用例如低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)方法在所述下层氧化硅上形成，所述氮化硅的厚度根据具体工艺设计要求而定。所述上层氧化硅常采用例如化学气相沉积的方法在所述氮化硅上生长，所述上层氧化硅的厚度根据具体工艺设计要求而定。
结合图3和图4C所示，在所述ONO层20上形成第二多晶硅层30。所述第二多晶硅层30是为了避免所述屏蔽层例如硅化鴒，直接接触ONO层产生较大应力。而根据之前所述，由于本实施例中的字线结构采用一层致密的材料层作为后续轻掺杂工艺中离子注入的屏蔽层，因而所述第二多晶硅层30的厚度无需很厚，例如所述第二多晶硅层30的厚度可以是300埃。所述第二多晶硅层30可以采用例如化学气相淀积的方法在所述栅极结构上形成。
结合图3和图4D所示，在所述第二多晶硅层30上形成屏蔽层40。所述屏蔽层40的作用在于在后续轻掺杂工艺中阻挡注入离子。所述屏蔽层40的厚度可以为400至500埃，例如400埃、420埃、450埃、500埃等，由上述的，所述屏蔽层40的作用仅是阻挡注入离子，因而其厚度可根据工艺实际要求作适应性调整。而所述屏蔽层的材料可以采用例如硅化鴒。例如，采用化学气相淀积的方法在所述第二多晶硅层30上形成厚度为450埃的硅化钨。本实施例中未对硅化鴒工艺进行特殊定制，因而形成硅化钨的工艺可采用本领域技术人员公知的技术，此处就不再赘述了。
而由于所述屏蔽层40和第二多晶硅层30的厚度都可以较薄，如此，有助于减小存储器单元间的耦合电容。
8结合图3、图4E和图5所示，执行步骤s41，在所述屏蔽层40上形成反 应层50。所述反应层50用于为形成导电层60提供反应介质， 一般采用含硅 的材料层，例如多晶硅，当然也可以是其他可适应工艺的材料。下面以多晶 硅为例介绍反应层50的制作过程，在所述屏蔽层40上形成所述多晶硅可以 采用例如化学气相淀积的方法。所述多晶硅的厚度取决于所要形成的导电层 60的厚度。例如，多晶硅反应形成硅化钴，则若硅化钴的厚度为300埃，所 述多晶硅的厚度也为300埃。
在形成反应层50之后，除了屏蔽层40上的反应层部分，釆用例如干法 蚀刻去除其他反应层部分。随后，在所述栅极结构、屏蔽层及反应层形成的 结构两侧形成侧墙，此处为了方侵^又述，将包含所述侧墙的结构称为半导体 结构。接着，以所述半导体结构为掩模，进行离子注入，在侧墙两侧，半导 体衬底100内各形成一个轻掺杂区(图未示)。由于有了所述屏蔽层40的保 护，所述注入离子也不能通过所述栅极结构进入到半导体衬底100内。
结合图3、图4F和图5所示，执行步骤s42，使所述反应层反50应形成 导电层60。所述导电层60的厚度可以为例如300埃，而所述导电层60—般 采用在90nm以下的工艺中片电阻较小的材料，例如硅化钴。以形成硅化钴为 例，首先在所述反应层50表面沉积钴离子，接着经过一次低温(例如300°C ) 快速退火形成结晶的硅化钴，然后再经过一次高温(例如500°C )快速退火形 成稳定的硅化钴层。最后，依据硅化钴材料，采用例如相应选择比的酸液处 理所述硅化钴层，仅保留所述屏蔽层40上的硅化钴以形成最终的字线结构。
而所述导电层60由于片电阻较小，所以各个存储器单元的字线可以近似 为等电位，即在对存储器进行编程的时候，不同位置的存储器单元不会因为 不同的电压而表现出不同的行为，从而可以很容易地得到比较均匀的编程结 果，不必因为字线片电阻过高，而需要额外的电路来实现均匀的编程结果。 另外，字线上的片电阻较小，无疑也减小了存储器的器件延迟，从而也提高
9了器件的性能。
以屏蔽层40是硅化钨、导电层60是硅化钴为例，由于形成硅化钨和形成硅化钴的工艺均无需特殊定制，因而也节约了所述NAND闪存的工艺成本。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种NAND闪存，包括栅极结构以及其上的字线结构，其特征在于，所述字线结构包括栅极结构上的多晶硅层、多晶硅层上的用于阻挡离子的屏蔽层、屏蔽层上的导电层。
2. 如权利要求1所述的NAND闪存，其特征在于，所述屏蔽层为硅化钨。
3. 如权利要求1所述的NAND闪存，其特征在于，所述屏蔽层的厚度为400 至500埃。
4. 如权利要求1所述的NAND闪存，其特征在于，所述导电层为硅化钴。
5. 如权利要求1所述的NAND闪存，其特征在于，所述导电层的厚度为300 埃。
6. —种NAND闪存的制作方法，包括提供栅极结构以及在所述栅极结构上形 成字线结构，其特征在于，在所述栅极结构上形成字线结构包括下列步骤在所述栅极结构上形成多晶硅层；在所述多晶硅层上形成用于阻挡离子的屏蔽层；在所述屏蔽层上形成导电层。
7. 如权利要求6所述的NAND闪存的制作方法，其特征在于，所述屏蔽层为 硅化鴒。
8. 如权利要求6所述的NAND闪存的制作方法，其特征在于，所述屏蔽层釆 用化学气相淀积的方法形成。
9. 如权利要求6所述的NAND闪存的制作方法，其特征在于，所述屏蔽层的 厚度为400至500埃。
10. 如权利要求6所述的NAND闪存的制作方法，其特征在于，在所述屏蔽层 上形成导电层包括在所述屏蔽层上形成反应层； 使所述反应层反应形成导电层。
11. 如权利要求10所述的NAND闪存的制作方法，其特征在于，所述反应层 为多晶硅，厚度为300埃。
12. 如权利要求10所述的NAND闪存的制作方法，其特征在于，所述导电层 为硅化钴。
13. 如权利要求12所述的NAND闪存的制作方法，其特征在于，使所述反应 层反应形成导电层包括在所述反应层表面沉积钴离子；经过300。C的快速退 火形成结晶的硅化钴；再经过一次50(TC的快速退火形成硅化钴层。
14. 如权利要求6所述的NAND闪存的制作方法，其特征在于，所述导电层的 厚度为300埃。
全文摘要
一种NAND闪存及其制作方法。所述NAND闪存包括栅极结构以及其上的字线结构，所述字线结构包括栅极结构上的多晶硅层、多晶硅层上的屏蔽层、屏蔽层上的导电层。所述NAND闪存的存储器单元间耦合电容较小，器件性能较高，而工艺成本也较低。
文档编号H01L27/115GK101656255SQ20081004182
公开日2010年2月24日 申请日期2008年8月18日 优先权日2008年8月18日
发明者杨海玩, 蔡建祥 申请人:中芯国际集成电路制造(上海)有限公司