Nand闪存器件的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种NAND闪存器件的形成方法。
【背景技术】
[0002] 非易失性半导体存储器当中，包括电可擦除可编程只读存储器巧EPROM) W及电 可编程只读存储器巧PROM)。EEPROM包括FLA甜EEPR0M。一种流行的FLA甜EEPROM架构 利用NAND阵列，NAND阵列具有大量的存储器单元串，存储器单元通过在各位线与共用源极 线之间的一个或多个选择晶体管连接，即通常所称的NAND闪存器件。
[000引 NAND闪存器件的标准物理结构称为存储单元化it)。NAND闪存器件中，不同MOS晶 体管的栅极（gate)和导电沟道间由栅极绝缘层隔开。绝缘层一般为氧化层（gate oxide), NAND闪存器件在控制栅（control gate, CG)与导电沟道间还多了一层物质，称之为浮栅 (floating gate,FG)。由于浮栅的存在，使NAND闪存器件可W完成信息的读、写、擦除。即 便在没有电源供给的情况下，浮栅的存在可W保持存储数据的完整性。
[0004] 图1至图4示出了现有NAND闪存器件的形成方法。
[0005] 请参考图1，提供半导体衬底（未示出），所述半导体衬底包括核必器件区和外围 电路区。图1中W虚线（未标注）隔开核必器件区和外围电路区上方的区域，位于虚线左边 的区域为核必器件区上方的区域，位于虚线右边的区域为外围电路区上方的区域，图2至 图4沿用此操作，在此一并说明。
[0006] 请继续参考图1，在所述半导体衬底的核必器件区上形成第一栅极结构，所述第一 栅极结构包括第一栅介质层（未示出）和第一栅极111。在所述半导体衬底的外围电路区 上形成第二栅极结构，所述第二栅极结构包括第二栅介质层（未示出）、第二栅极121和第 二栅极131。第一栅极111两侧具有第一介质层IOla,而第二栅极121和第二栅极131之 间具有第二介质层102a。第一栅极结构上还具有第一硬掩膜层112,第二栅极结构上具有 第二硬掩膜层122和第二硬掩膜层132,第二硬掩膜层122位于第二栅极121上，第二硬掩 膜层132位于第二栅极131上。
[0007] 请参考图2,去除第一硬掩膜层112、第二硬掩膜层122和第二硬掩膜层132。在此 过程中，第一介质层IOla和第二介质层102a会受到损伤，并且被部分刻蚀，因此第一介质 层IOla和第二介质层102a的厚度通常会减小一部分。
[0008] 请参考图3,形成光刻胶覆盖第一介质层IOla和第二介质层102a，并且进行曝光 显影工艺去除第一介质层IOla上的光刻胶，直至形成图案化的光刻胶层103覆盖第二介质 层102a，并且光刻胶层103暴露第一介质层101曰。
[0009] 请参考图4, W图案化的光刻胶层103为掩膜，刻蚀第一介质层IOla,形成沟槽 104。在刻蚀第一介质层IOla的过程中，光刻胶层103也被不断消耗，直至光刻胶层103被 完全去除，并且所述刻蚀工艺还会对第二介质层102a造成一定的刻蚀作用，导致最终剩余 的第二介质层10化减小至高度Tl。
[0010] 形成沟槽104后，后续还包括形成ONO层覆盖第一栅极111，然后在ONO层上形成 控制栅等步骤。现有方法形成的NAND闪存器件性能不佳。
【发明内容】
[0011] 本发明解决的问题是提供一种NAND闪存器件的形成方法，W提高NAND闪存器件 的性能。
[0012] 为解决上述问题，本发明提供一种NAND闪存器件的形成方法，包括：
[0013] 提供半导体衬底，所述半导体衬底具有核必器件区和位于所述核必器件区边缘的 外围电路区；
[0014] 在所述核必器件区上形成多个分立的第一栅极结构和位于所述第一栅极结构上 的第一硬掩膜层，所述第一栅极结构包括第一栅极和第一栅介质层；
[0015] 在所述第一栅极结构两侧形成第一介质层；
[0016] 刻蚀所述第一介质层，直至形成暴露所述第一栅极侧壁的沟槽；
[0017] 对所述沟槽的侧壁进行冲刷工艺；
[0018] 在进行所述冲刷工艺之后，去除所述第一硬掩膜层。
[0019] 可选的，所述冲刷工艺采用的气体包括〇2,〇2的流量范围为SOsccm~300sccm，所 述冲刷工艺采用的时间范围为IOs~60s。
[0020] 可选的，所述冲刷工艺采用的气体包括成，成的流量范围为SOsccm~SOOsccm,所 述冲刷工艺采用的时间范围为30s~100s。
[0021] 可选的，所述冲刷工艺采用的温度范围为35°C~6(TC。
[0022] 可选的，所述第一栅极为浮栅，在去除所述第一硬掩膜层之后，所述形成方法还包 括在所述第一栅极的侧壁和顶部形成ONO层的步骤。
[0023] 可选的，在去除所述第一硬掩膜层之后，且在形成所述ONO层之前，还包括对所述 沟槽进行清洗的步骤。
[0024] 可选的，采用干法刻蚀工艺刻蚀所述第一介质层，所述干法刻蚀工艺采用的气 体包括Cap's、Ar和〇2,Cap's的流量范围为IOsccm~20sccm，Ar的流量范围为400sccm~ 1000 sccm, 〇2 的流量范围为 Ssccm ~2〇sccm。
[00巧]可选的，采用湿法刻蚀工艺刻蚀所述第一介质层，所述湿法刻蚀工艺采用的溶液 包括稀氨氣酸，所述氨氣酸的质量浓度为0. 1%~50%，所述稀氨氣酸的温度范围为OC~ 90 〇C。
[0026] 可选的，在形成所述沟槽之后，且在进行所述冲刷工艺之前，还包括对所述沟槽进 行清洗的步骤。
[0027] 可选的，所述形成方法，在所述核必器件区上形成所述第一栅极结构和所述第一 硬掩膜层时，在所述外围电路区上形成至少两个第二栅极结构和位于所述第二栅极结构上 的第二硬掩膜层；在所述第一栅极结构两侧形成第一介质层时，在相邻所述第二栅极结构 之间形成第二介质层；在刻蚀所述第一介质层之前，形成保护层覆盖所述第二介质层和所 述第二硬掩膜层。
[0028] 可选的，在形成所述第一介质层和所述第二介质层之后，且在形成所述保护层之 前，还包括对所述第一介质层和所述第二介质层进行平坦化的步骤。
[0029] 可选的，所述第一硬掩膜层的材料为氮化娃层，采用热磯酸去除所述第一硬掩膜 层。
[0030] 可选的，所述保护层的材料为光刻胶。
[0031] 与现有技术相比，本发明的技术方案具有W下优点：
[0032] 本发明的技术方案中，在形成位于第一栅极结构两侧的沟槽之后，进行冲刷工艺， 所述冲刷工艺能够修复第一栅极侧壁在所述沟槽形成过程中受到的损伤，更重要的是，此 冲刷工艺能够在第一栅极侧壁形成保护层，所述保护层能够避免后续制程在用热磯酸去除 第一硬掩膜层的过程中对沟槽的侧壁的损坏，从而保证后续ONO层良好的覆盖在所述第一 栅极表面上，提高NAND闪存器件的性能。
[0033] 进一步，选择在第二硬掩膜层去除之前形成保护层覆盖第二介质层和第二硬掩膜 层，然后W保护层为掩膜形成沟槽。由于第二硬掩膜层未被去除，第二介质层与第二硬掩膜 层的高度差异较大，而形成的保护层具有一定的填平作用，因此保护层覆盖所述第二介质 层部分的厚度增加，因此保护层能够更好地保护第二介质层。并且第二硬掩膜层的存在也 更好地保护第二介质层。最终使所述沟槽形成后，第二介质层的厚度基本保持不变，相比于 现有方法而目，提局了等效氧化层厚度。
【附图说明】
[0034] 图1至图4是现有NAND闪存器件的形成方法各步骤对应的剖面结构示意图；
[0035] 图5至图9是本发明实施例所提供的NAND闪存器件的形成方法各步骤对应的剖 面结构示意图。
【具体实施方式】
[0036] 正如【背景技术】所述，现有方法形成的NAND闪存器件性能不佳，其原因如下：
[0037] 当W图1至图4所示方法形成NAND闪存器件之后，通过透射电子显微镜照片发 现，NAND闪存器件中第一栅极111的侧壁不平坦，进一步分析发现，在形成沟槽104之后， 栅极111存在明显损伤；原来在形成沟槽104的过程