闪存半导体器件及其方法
【技术领域】
[0001]本发明总体涉及半导体领域，更具体地，涉及非易失性存储半导体器件。
【背景技术】
[0002]用于存储数据的存储半导体器件可以被分为易失性存储半导体器件和非易失性存储半导体器件。易失性存储半导体器件通常被配置为通过对存储单元中的电容器充电或放电来存储数据，并且在操作中被广泛用作各种电子装置的主存储器。然而，易失性存储半导体器件的应用是受限的，因为易失性存储半导体器件在没有电源的情况下会丢失所存储的数据。
[0003]关于这点，非易失性存储半导体器件(诸如闪存半导体器件)吸引了许多研宄机构的注意。具体地，已经在各个研宄中研宄了具有分栅、控制栅极和存储栅极的结构的闪存半导体器件。控制栅极选择存储单元阵列中的特定存储单元。并且所选存储单元的存储栅极对所选的存储单元执行写、擦除和读操作。
[0004]在集成电路技术的连续发展中，具有分栅结构的闪存半导体器件在持续缩小方面面临许多问题和技术难题。在这些问题和难题中，每个存储单元的可靠性和统一性缺陷是需要解决的最重要的问题。虽然以缩小的尺寸制造闪存半导体器件，但可靠性和统一性会遭受严重的劣化。因此，持续寻求对制造闪存半导体器件的方法的改进。
【发明内容】
[0005]根据本发明的一个方面，提供了一种制造闪存半导体器件的方法，包括:提供半导体衬底，半导体衬底具有至少一个存储单元阵列区域和与存储单元阵列区域相邻的至少一个分流区域；在半导体衬底上形成控制栅电极，控制栅电极形成在存储单元阵列区域和分流区域上；沉积介电层压膜以覆盖控制栅电极和半导体衬底；沉积导电膜以覆盖介电层压膜；在分流区域上形成分别与控制栅电极的两侧相对应的两个凹部；图案化导电膜以形成两个侧壁存储栅电极和一个顶部存储栅电极，其中，侧壁存储栅电极分别形成在存储单元阵列区域和分流区域上的控制栅电极的两个侧壁处，并且顶部存储栅电极形成在分流区域上的控制栅电极的上方；去除存储单元阵列区域上的一个侧壁存储栅电极；以及去除从侧壁存储栅电极和顶部存储栅电极露出的介电层压膜。
[0006]优选地，图案化导电膜包括:形成硬掩模以在分流区域的控制栅电极的顶面上保护导电膜；蚀刻导电膜以形成侧壁存储栅电极和顶部存储栅电极，其中，顶部存储栅电极形成在硬掩模与分流区域上的控制栅电极的顶面之间；以及去除分流区域上的控制栅电极的顶面上的硬掩模。
[0007]优选地，通过干蚀刻来执行蚀刻导电膜。
[0008]优选地，形成导电膜的两个凹部包括:在导电膜上形成掩模图案，其中，掩模图案具有两个开口以分别露出导电膜的位于分流区域的控制栅电极的两侧上方的两个部分；通过开口蚀刻导电膜以形成导电膜的两个凹部；以及从导电膜去除掩模图案。
[0009]优选地，通过干蚀刻来执行穿过开口以蚀刻导电膜。
[0010]优选地，凹部的深度为5nm至30nm。
[0011]优选地，沉积介电层掩模包括:在控制栅电极和半导体衬底上方沉积第一氧化硅膜；在第一氧化硅膜上方沉积氮化硅膜；以及在氮化硅膜上方沉积第二氮化硅膜。
[0012]优选地，通过湿蚀刻执行去除介电层压膜。
[0013]优选地，控制栅电极包括多晶硅。
[0014]优选地，导电膜电极包括多晶硅。
[0015]根据本发明的另一方面，提供了一种闪存半导体器件，包括:半导体衬底，具有至少一个存储单元阵列区域和与存储单元阵列区域相邻的至少一个分流区域；控制栅电极，设置在存储单元阵列区域和分流区域上；单元存储栅电极，设置在存储单元阵列区域上的控制栅电极的一个侧壁处；两个分流侧壁存储栅电极，分别设置在分流区域上的控制栅电极的两个侧壁处；顶部存储栅电极，设置在分流区域的控制栅电极的顶面上；以及多个介电层压膜，分别设置在控制栅电极与单元存储栅电极、分流侧壁存储栅电极和顶部存储栅电极之间，其中，控制栅电极的顶面与分流侧壁存储栅电极之间的距离大于控制栅电极的顶面与单元存储栅电极之间的距离。
[0016]优选地，控制栅电极的顶面与分流侧壁存储栅电极之间的距离基本比控制栅电极的顶面与单元存储栅电极之间的距离大5nm至30nm。
[0017]优选地，控制栅电极的顶面与分流侧壁存储栅电极之间的距离基本为60nm至75nm，以及控制栅电极的顶面与单元存储栅电极之间的距离基本为45nm至55nm。
[0018]优选地，介电层压膜包括:第一氧化硅膜，设置在控制栅电极和半导体衬底上方；氮化硅膜，设置在第一氧化硅膜上；以及第二氮化硅膜，设置在氮化硅膜上。
[0019]优选地，一个分流侧壁存储栅电极电连接至单元存储栅电极。
[0020]优选地，设置在分流区域上的控制栅电极的宽度大于设置在存储单元阵列区域上的控制栅电极的宽度。
[0021]优选地，控制栅电极包括多晶硅。
[0022]优选地，单元存储栅电极、分流侧壁存储栅电极和顶部存储栅电极由多晶硅或掺杂多晶娃制成。
[0023]优选地，该闪存半导体器件还包括:分别沿着两个侧壁存储栅电极设置的两个分流侧壁隔离件。
[0024]优选地，该闪存半导体器件还包括:沿着单元存储栅电极设置的单元侧壁隔离件。
【附图说明】
[0025]当阅读附图时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
[0026]图1示出了根据本发明各个实施例的闪存半导体器件的一部分的示意性顶视图。
[0027]图2是沿着图1所示线2-2截取的截面图。
[0028]图3是沿着图1所示线3-3截取的截面图。
[0029]图4是示出根据本发明各个实施例的制造闪存半导体器件的方法的流程图。
[0030]图5是根据本发明各个实施例的闪存半导体器件的一部分在制造的中间阶段的示意图。
[0031]图6是根据本发明各个实施例的图5所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0032]图7示出了根据本发明一些实施例的图6的示意性顶视图。
[0033]图8示出了根据本发明的一些其他实施例的图6的示意性顶视图。
[0034]图9是根据本发明各个实施例的图6所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0035]图10是根据本发明各个实施例的图9所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0036]图11是根据本发明各个实施例的图10所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0037]图12是根据本发明各个实施例的图11所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0038]图13是根据本发明各个实施例的图12所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
[0039]图14是根据本发明各个实施例的图13所示的闪存半导体器件的一部分在制造的随后阶段的示意图。
【具体实施方式】
[0040]应该理解，以下公开提供了许多不同的用于实施本发明主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
[0041]本文所使用的单数形式“一个”包括多个所指对象，除非另有明确指定。本说明书通篇中的“一个实施例”或“实施例”是指结合实施例描述的特定部件、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书中的各部分出现“一个实施例”或“实施例”不是必须参考相同的实施例。此外，在一个