专利名称：闪存器件和操作该闪存器件的方法
技术领域：
本发明涉及一种闪存器件，尤其涉及一种用于存储在初始上电时所使 用的数据的方法。
背景技术：
随着对例如便携式摄像机、数字照相机、便携式电话、MP3( MPEG-1 Layer3 )播放器等移动i殳备的需求增加，也^了更大的努力来改进闪存 器件。
在移动设备中使用的NAND闪存器件根据应用程序而进行工作，其 中，对NAND闪存器件的选择是根据移动设备的工作特性来确定的。
随着新技术的开发，需要移动设备的应用也相应地增加。因此，需要 用于提供对NAND闪存器件进行灵活选择的方法。
图l是示出传统的闪存器件的框图。
在图1中，闪存器件100包括存储单元阵列110，其具有用于存储 数据的存储单元；外围电路120，用于将数据存储在存储单元阵列110中 或者从存储单元阵列110中读取数据；控制器130，用于通过控制外围电 路120来控制闪存器件100的操作；初始数据锁存(latch)电路140,用 于临时存储在闪存器件100的初始操作(即上电)中操作闪存器件100 所需的管理信息；以及熔丝电路(fuse circuit) 150，使用子熔丝电路 (sub-fuse circuit)将要存储的初始管理信息存储在初始数据锁存电路 140中。
存储单元阵列110包括存储单元。
外围电路120连接到存储单元阵列110，并且包括用于对存储单元中 的数据进行编程或者从存储单元中读取数据的页緩沖器。
控制器130输出控制信号，以便控制外围电路120的操作。
熔丝电路150具有多个用于存储数据的子熔丝电路，并且通过组合存 储在子熔丝电路中的信息来产生用于控制闪存器件100的操作的管理信 息。这里，管理信息包括根据在闪存器件IOO中使用的系统来最佳地操作 闪存器件100的电压设置信息等。当在初始上电的时候操作闪存器件100 时将管理信息存储在初始数据锁存电路140中，使得控制器130使用该管 理信息。
然而，子熔丝电路与晶体管相比占用的空间大，从而影响已经高度集 成化的存储芯片的大小。另外，如果子熔丝电路被断开，则子熔丝电路无 法再次连接。其结果是，产量可能由于断开餘溪而降低。
发明内容
本发明的特征是提供一种闪存器件和操作该闪存器件的方法，以便减 少子熔丝电路所占用的空间、在存储单元阵列中存储管理信息并^f吏用该管 理信息。
根据本发明的一个示例实施例的闪存器件包括存储单元阵列，其被 配置成具有用于存储数据的存储单元，并在一部分存储单元中存储初始数 据；页緩冲电路，其被配置成具有页緩冲器，所述页緩冲器用于提供要在 存储单元中进行编程的数据或者从存储单元读取数据；控制器，其被配置 成控制页緩冲电路以使得当开始闪存器件的操作时读取存储在存储单元 阵列中的初始数据、判别所读取的初始数据的错误并修正初始数据的错 误；以及初始数据锁存电路，其被配置成锁存控制器修正了错误的初始数 据。
该闪存器件进一步包括X解码器，其被配置成根据通过输入/输出 控制器所输入的地址来选择存储单元阵列的字线；以及Y解码器，其耦 合到页緩冲器，Y解码器被配置成通过耦合到数据输^/输出线来将要编 程的数据传送到页緩冲器，或者将从页緩冲器传送的所读取的数据输出到 数据输V输出线。
控制器包括数据评价电路，其被配置判别由页緩冲电路读取的初始 数据是否发生错误，并将没有发生错误的数据传送到初始数据锁存电路；
以及存储装置，其被配置成将存储有初始数据的存储单元阵列的地址信息 进行存储。
存储单元阵列具有初始数据存储电路，其用于根据由控制器所设置的 地址来存储初始数据。
初始数据存储电路包括第一数据装置，其被配置成存储要在初始数 据锁存电路中存储的初始数据；以及第二数据装置，其被配置成存储具有 与第一数据装置中的数据相反的逻辑电平的数据。
数据评价电路包括控制信号输出装置，其被配置成将第一数据装置 的数据和第二数据装置的数据进行比较，并且根据比较结果输出控制信 号；以及数据传送电路，其被配置成根据所输出的控制信号来将第一数据 装置的数据传送到初始数据锁存电路。
控制信号输出装置是逻辑组合器件，用于执行第一数据装置的数据和 第二数据装置的数据的逻辑组合并输出逻辑组合的结果。
控制信号输出装置输出控制信号，用于控制数据传送电路，以使得在 第二数据装置的数据具有与第 一数据装置的数据相反的逻辑电平的情况 下，将第一数据传送到初始数据锁存电路。
初始数据存储电路包括第三数据装置，其被配置成存储在初始数据 锁存电路中存储的初始数据；以及第四数据装置，其被配置成存储用于控 制存储在第三数据装置中的初始数据的错误的4m校验数据。
第四数据装置存储^校验数据，其中，第三数据装置中的"1"数
据的数目是偶数时的^m校验数据的逻辑电平与第三数据装置中的"1"
数据的数目是奇数时的M校验数据的逻辑电平不同。
数据评价电路控制页緩冲电路，以使得在所读取的数据发生错误的情 况下，再次读取初始数据。
根据本发明的一个示例实施例的用于操作闪存器件的方法包括:根据 功率的输入来执行上电复位操作；根据预定存储单元的地址信息来读取初 始数据；以及临时存储所读取的初始数据，并且根据所存储的初始数据控 制闪存器件的操作。
该方法进一步包括判别所读取的初始数据是否存在错误；以及如果 判别出所读取的初始数据存在餘溪，则修正初始数据的镣溪。
修正错误的步骤包括再次读取存储发生了错误的数据的存储单元的
数据。
该方法还包括通过根据与初始数据有关的地址信息来存储从外部设 备输出的数据而改变初始lt据。
如上所述，本发明的实施例涉及在存储单元阵列中存储管理信息，从 而减少由子熔丝电路所占用的空间。
图1示出传统的闪存器件的框图2示出根据本发明的一个示例实施例的闪存器件的框图3A是示出根据本发明的一个示例实施例的闪存器件的操作的流程
图3B是示出图3A中的锁存初始数据的过程的流程图4A是示出根据本发明的第一示例实施例的初始数据的存储的视
图4B是示出用于锁存图4A中所存储的数据作为初始数据的数据评 价电路的视图；以及
图5是示出根据本发明的第二示例实施例的初始数据的存储的视图。
具体实施例方式
下文中将参考附图更详细地说明本发明的实施例。
图2是示出根据本发明的一个示例实施例的闪存器件的框图。
在图2中，本实施例的闪存器件200包括:存储单元阵列(memory cell array)210,其具有耦合到位线BL和字线WL的存储单元；页緩冲电路 220，其具有耦合到一对位线的页緩冲器，用于锁存并提供要在存储单元 中进行编程的数据以及读M储单元中的数据并提供所读取的数据；Y解 码器230，用于根据所输入的地址来提供页緩冲电路220的数据输^/输出 路径；X解码器240,用于才艮据地址选择字线；初始数据锁存电路250， 用于锁存闪存器件200的初始操作所需的管理信息；高压提供电路260， 用于提供闪存器件200的操作所需的电压；控制器270，用于控制闪存器 件200的操作；以及输"输出控制器280,其耦合到Y解码器230和控
制器270，并且用来控制数据的输A/输出。
存储单元阵列210具有耦合到位线和字线的存储单元和使用与控制 器270所分配的地址相对应的存储单元的初始数据存储电路211。
初始数据存储电路211的存储单元存储用于闪存器件200的初始操作 的管理信息，并且通过各种方法来存储数据以控制所存储的初始数据的错 误。
页緩沖电路220具有耦合到一对位线的页緩冲器。
页緩沖器具有锁存电路，用于将要被编程的数据临时存储到存储单元 并提供所存储的数据，并且用于临时存储从存储单元中所读取的数据。
页緩冲器从存储单元中读取数据，并通过由Y解码器230和输^/输 出控制器280所提供的输7W输出路径向外部设备(未示出)提供所读取 的数据。另外，当与初始化有关的数据被读取时，页緩冲器将所读取的数 据传送到控制器270。
Y解码器230根据输入地址提供页緩冲电路220的页緩冲器和输X/ 输出控制器280之间的路径。
X解码器240根据输入地址来选#^存储单元阵列210的字线。
初始数据锁存电路250通过控制器270来接^初始数据存储电路 211所读取的初始lt据，并且临时存储接收到的数据。
高压提供电路260根据控制器270来产生用于编程操作或者读取操作 的电压，并输出所产生的电压。
控制器270具有数据评价电路271，用于控制闪存器件200的操作、 确定由页緩冲电路220所提供的初始数据是否发生了错误并将(没有发生 餘溪的)初始数据传送到初始数据锁存电路250。另外，控制器270具有 存储电路272，用于存储控制闪存器件200的操作的算法。存储电路包含 存储单元阵列210中存储初始数据的存储单元的地址。
检测错误，并且仅将没有发生错误的数据传送到初始数据锁存电路250。 这里，对im发生的确定根据存储在初始数据存储电路211中的数据而不 同。
将数据存储在初始数据存储电路211中，使得容易检测并修改在读取 数据时所发生的错误。
下面详细说明当闪存器件200在接通电源后的初始时间工作时将存操作。
图3A是示出根据本发明的一个实施例的闪存器件的操作的流程图。
在图3A中，如果在步骤S310中接通电源以用于闪存器件200的初 始操作，则在步骤S320中传送上电复位信号。
在步骤S330中；闪存器件200中的每一个功能块根据所传送的上电 复位信号来执行初始操作。这里，初始操作由控制器270来控制，并且将 电路的M设置为预定条件。也就是说，初始操作装置(或单元)针对闪 存器件200的正常工作提供最小限度的设置。
在结束初始化的情况下，控制器270将初始数据作为用于进行控制以 正常操作闪存器件200的管理信息锁存到初始数据锁存电路250。为了执 行上述处理，在步骤S340中控制器270传送读占线(busy) R/B信号。
在步骤S350中，在传送R/B信号的条件下，控制器270控制页緩冲 电路220读M储在初始数据存储电路211中的初始数据，控制器270修
250。为了执行上述过程，控制器270应当事先知道存储初始数据的初始 数据存储电路211的地址。
在步骤S360中，在初始数据锁存在初始数据锁存电路250中的情况 下，控制器270释放R/B信号，使得可以执行其它操作。
下文中，将详细描述步骤S350。
图3B是示出图3A中的锁存初始数据的过程的it^图。
在图3B中，在步骤S340中传送R/B信号之后，在步骤S351中控制 器270设置初始数据存储电路211的地址。
在步骤S352中，页緩冲电路220读取数据。
将初始数据存储电路211的地址信息存储在控制器270的存储电路 272中。
在步骤S353中，X解码器240根据地址的设置来选择初始数据存储 电路211的字线，页緩冲电路220通过选择列地址来读取数据。然后，页 緩冲电路220将所读取的数据输出到控制器270。
控制器270校验从页緩冲电路220所传送的初始数据中的M，彬没 有发生错误的)初始数据传送到初始数据锁存电路250。
初始数据锁存电路250锁存并存储从控制器270的数据评价电路271 所传送的初始数据。
在步骤S354和S356中，随着与设置到初始数据存储电路211的地址 有关的列地址的增大，重复读取初始数据的过程。
在步骤S360中，如果与每一个地址有关的初始数据的读取结束，则 释放R/B信号。限.
电路211中的初始数据而改变。
图4A是示出根据本发明的一个实施例的初始数据的存储的视图。
在存储本实施例的初始数据之前对其进行反转(invert)。即，第一数 据组410和第二数据组420 (反转后)存储如图4A所示的数据。
例如，初始数据作为第一数据至第四数据DO至D3存储在第一数据 组410中。第一至第四数据DO至D3的反转后的数据作为第五数据至第 八数据D4至D7存储在第二数据组420中。
读取第一数据组410和第二数据组420的数据，然后校验所读取的数 据的错误。然后，将该数据传送到初始数据锁存电路250。
初始数据锁存电路250具有第一锁存电路251至第八锁存电路258。 这里，从数据评价电路271所输出的数据依次存储在第一锁存电路251 至第八锁存电路258中。
图4A所示的第一数据是存储在例如初始数据锁存电路250的第一锁 存电路251中的数据。这里，第一数据组410是"0101"，第二数据组420 是"1010"。
数据评价电路271将从第一数据组410所读取的数据与从第二数据组 420所读取的数据进行比较。在从第一数据组410所读取的数据的逻辑电 平是从第二数据组420所读取的数据的反转的情况下，确定数据被正常读 取。然而，在从第一数据组410所读取的数据的逻辑电平与从第二数据组 420所读取的数据的逻辑电平相同的情况下，确定在读取操作中发生了错 误。在这种情况下，不将数据传送到初始数据锁存电路250。
在确定发生了餘溪的情况下，再次执行读取^Mt。
此后将描述用于校验错误的数据评价电路271。
图4B是示出用于锁存图4A中所存储的数据作为初始数据的数据评 价电路的视图。
在图4B中，在初始数据被存储的情况下，数据评价电路271包括 数据传送电路273，用于接收第一数据组410以便检测错误并根据控制信 号来输出所接收的第一数据组410;以及异或门XOR,用于将第一数据 组410和第二数据组420进行比较，并根据比较结果输出控制信号。
数据传送电路273依次接收第一数据组410的初始数据，当具有高电
250。
异或门XOR是仅当所接收的数据具有彼此相反的逻辑电平时输出具 有高电平的信号的逻辑门。因此，仅当第一数据组410的数据具有与第二 数据组420的数据相反的逻辑电平时，数据传送电路273将所接收的初始 数据传送到初始数据锁存电路250。
如上所述，仅当第一数据组410的数据具有与第二数据组420的数据 相同的逻辑电平时，相应地由于在读取操作中发生了错误，数据传送电路 273不将该初始数据传送到初始lt据锁存电路250。另外，控制器270确 定在读取操作中发生了错误，并且控制页緩冲电路220重新读取初始数 据。
此后说明(除了上述通过将第一数据组410的数据和第二数据组420 的数据进行比较来判别4^的方法之外的)存储初始数据、确定im并修 改错误的方法。
图5是示出根据本发明的第二示例实施例的初始数据的存储的视图。
在图5中，存储初始数据的方法使用第一数据DO至第八数据D7中 的一个来校验错误。换句话说，在数据D0至D6中所包含的"1"的数目 是偶数的情况下，将第八数据D7设置为"0"。然而，在数据D0至D6 中所包含的"1"的数目是奇数的情况下，将第八数据D7设置为"1"。
如图5所示，由于第一行的数据D0至D6中所包含的'T，的数目是 偶数6，因此第八数据位D7是"0"数据。
数据评价电路271对从页緩冲电路220输出的初始数据进行分类，如 图5所示，并通过将第八数据位D7和数据DO至D6中所包含的"1"的
数目进行比较来检测错误。然后，如果发生了4m，则重新读取初始数据。
为了改变存储在初始数据存储电路211中的初始数据，通过输X/输 出控制器280来输入要改变的数据。然后，控制器270通过设置初始数据 存储电路2U的地址来执行数据的编程操作，并因此可以改变初始数据。
在本发明的一个示例实施例中，初始数据存储电路211可以包含在另 外的存储阵列而不是存储单元阵列210中。
简而言之，由于存储单元阵列210的一部分被分配用来存储初始数 据，因此不需要占据相当大的空间的熔丝电路。其结果是，可以减小闪存 器件200的布局面积(layout area )。
本说明书中的称谓"一个实施例"、"实施例"、"示例实施例"等意味 着结合实施例所描述的特定特征、结构或特性包^^在本发明的至少一个实 施例中。在说明书的不同位置出现的这种表述不是必然全部指同一实施 例。此外，当结合任意实施例来说明特定特征、结构或特性时，本领域技 术人员应当明白结合其它实施例也能实现这样的特征、结构或特性。
虽然参考本发明的多个示例性实施方案说明了实施方案，但是应当理 解，本领域技术人员可以设计大量落入4^〉开的原理的精神和范围之内的 其它修改和实施例。更具体地，在>$^>开、附图和所附权利要求的范围内 可以对本主题组合配置的组成部件和/或设置进行各种变化和变形。除了 组成部件和/或设置的变化和变形之外，替代的用途对于本领域技术人员 也是显而易见的。
权利要求
1.一种闪存器件，包括存储单元阵列，其具有用于存储数据的多个存储单元，所述存储单元的一部分被配置成存储初始数据；页缓冲电路，其具有多个页缓冲器，所述页缓冲器被配置成存储要在所述存储单元中进行编程的数据或者从所述存储单元读取的数据；控制器，其被配置成控制所述页缓冲电路以使得当所述闪存器件上电时读取存储在所述存储单元阵列中的所述初始数据、确定从所述存储单元阵列所读取的所述初始数据的错误并校正所述初始数据的错误；以及初始数据锁存电路，其被配置成锁存所述控制器校正错误之后的初始数据。
2. 根据权利要求l所述的闪存器件，进一步包括X解码器，其被配置成根据通过输入/输出控制器所输入的地址来选 择所述存储单元阵列的字线；以及Y解码器，其耦合到所述页緩冲器，所述Y解码器被配置成通过连 接到数据输入/输出线将要被编程的数据传送到所述页緩沖器，或者将从 所述页緩冲器传送的所读取的数据输出到所述数据输X/输出线。
3. 根据权利要求2所述的闪存器件，其中，所述控制器包括数据评价电路，其被配置成确定由所述页緩冲电路所读取的所述初始 数据是否有餘溪，并将没有错误的数据传送到所述初始数据锁存电路；以 及存储单元，其被配置成将存储有所述初始数据的存储单元阵列的地址 信息进行存储。
4. 根据权利要求1所述的闪存器件，其中，所述存储单元阵列具有 初始数据存储电路，其用于根据由所述控制器设置的地址来存储所述初始 数据。
5. 根据权利要求3所述的闪存器件，其中，所述初始数据存储电路 包括第一数据单元，其被配置成存储要存储在所述初始数据锁存电路中的 初始数据；以及 第二数据单元，其被配置成存储具有与所述第一数据单元中的数据相 反的逻辑电平的数据。
6. 根据权利要求5所述的闪存器件，其中，所述数据评价电路包括:控制信号输出单元，其被配置成将所述第一数据单元的数据和所述第 二数据单元的数据进行比较，并且根据比较结果输出控制信号；以及数据传送电路，其被配置成根据所输出的控制信号将所述第一数据单 元中的数据传送到所述初始数据锁存电路。
7. 根据权利要求6所述的闪存器件，其中，所述控制信号输出单元 是逻辑组合器件，用于执行所述第一数据单元的数据和所述第二数据单元 的数据的逻辑组合并输出逻辑组合的结果。
8. 根据权利要求6所述的闪存器件，其中，所述控制信号输出单元 输出所述控制信号，用于控制所述数据传送电路，以使得如果所述第二数 据单元的数据具有与所述第一数据单元的数据的逻辑电平相反的逻辑电 平，则将第一数据传送到所述初始数据锁存电路。
9. 根据权利要求3所述的闪存器件，其中，所述初始数据存储电路 包括第三数据单元，其被配置成存储在所述初始数据锁存电路中存储的初 始lt据；以及第四数据单元，其被配置成存储4^校验数据用于控制存储在所述第 三数据单元中的初始数据的發溪。
10. 根据权利要求9所述的闪存器件，其中，所述第四数据单元存储 所述躲校验数据，以及其中，所述第三数据单元中的"1"的数目是偶数时的所述4m 校验数据的逻辑电平与所述第三数据单元中的"1"的数目是奇数时的所述4m校验数据的逻辑电平不同。
11. 根据权利要求3所述的闪存器件，其中，所述数据评价电路控制 所述页緩沖电路，使得如果所读取的数据有餘溪则再次读取初始数据。
12. —种^Mt闪存器件的方法，所述方法包括 执行上电复位操作以对所述闪存器件上电； 根据预定存储单元的地址信息来读取初始数据；临时存储从所述预定存储单元读取的初始数据；以及 根据所存储的初始数据来控制所述闪存器件的操作。
13. 根据权利要求12所述的方法，还包括 确定步骤，确定所读取的初始数据是否有错误；以及校正步骤，如果确定所读取的初始数据有銜菱，则校正初始数据的错误。
14. 根据权利要求13所述的方法，其中，所述校正步骤包括 再次读取由所述确定步骤检测到错误的存储单元的数据。
15. 根据权利要求12所述的方法，还包括通过根据与初始数据有关的地址信息来存储从外部设备输出的数据 而改变初始lt据。
全文摘要
公开了一种闪存器件。该闪存器件包括存储单元阵列，其被配置成具有用于存储数据的存储单元，在存储单元的一部分中存储初始数据；页缓冲电路，其被配置成具有页缓冲器，所述页缓冲器用于提供要在存储单元中进行编程的数据或者从存储单元读取的数据；控制器，其被配置成控制页缓冲电路以使得当开始闪存器件的操作时读取存储在存储单元阵列中的初始数据、判别所读取的初始数据的错误并修正初始数据的错误；以及初始数据锁存电路，用于锁存控制器修正了错误的初始数据。
文档编号G11C17/14GK101364439SQ20081000231
公开日2009年2月11日 申请日期2008年1月8日 优先权日2007年8月8日
发明者元参规, 白侊虎, 车载元 申请人:海力士半导体有限公司