专利名称：分栅闪存的操作方法
技术领域：
本发明涉及半导体器件操作方法，尤其涉及一种分栅存储器的操作方法。
背景技术：
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器
芯片大约占了半导体交易的30%，多年来，工艺技术的进步和市场需求催生越 来越多高密度的各种类型存储器，如RAM (随机存储器)、DRAM (动态随机 存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪 存)和FRAM (铁电存储器)等，其中，闪存存储器即FLASH已经成为非易 失性半导体存储技术的主流，在各种各样的FLASH器件中，基本分为两种类型 叠栅器件和分栅器件，叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上 方，制造叠栅器件的方法比制造分栅器件简单，然而叠栅器件存在过擦除问题， 该问题通常需要在擦除循环后进行验证以将阈值电压保持在一个电压范围内解 决，增加了电路设计的复杂性。分栅结构的一个控制栅同时作为选择晶体管 (Select transistor),有效避免了过擦除效应，电路设计相对简单。而且，相比叠 栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而 被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
请参阅图1，图l是现有的对分栅闪存其中的一个浮栅进行编程的状态示意 图，分栅闪存的操作包括对其进行编程(program)、读(read)、擦除(erase) 等，对于每一个晶体管含有2个浮栅的分栅闪存来说，当对其中任意一个浮栅 如第一浮栅8进行编程时，其操作如下连接源极端2的位线3接地即Vs=0V， 连接漏极端4的位线5施以高压Vd=5V，连接第一控制栅9的字线(word line)接一高的编程电压Vprog-10V，对于不需要编程的第二浮栅6来说，与控制第 二浮栅6上的第二控制4册7连接的字线则接一电压Vpass=5V,保持了沟道电流 (图1在沟道上的箭头方向所示)的导通，4吏得整个沟道1导通，保证了编程 所需要的电流通过，从而热电子注入到第一浮栅8中，完成编程操作。
但是，当第一浮栅8进行编程操作时候，在第二浮栅6下的沟道也同时产 生了电流，如果施加的电压Vpass过高，第二浮栅6下的沟道也会产生热电子， 产生的热电子将穿越第二浮栅6与沟道之间的绝缘层(未标示)ii7v浮栅内， 从而对不需要编程操作的第二浮栅6产生了干扰，导致第二浮栅6的电荷状态 不稳定。
发明内容
本发明要解决的技术问题是提供一种分栅闪存的操作方法，当其中 一存储 单元进行编程时，避免另一存储单元受到干扰。
为解决上述技术问题，本发明提供的一种分栅式闪存的操作方法，所述分 栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第 一控制 栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所迷第 一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，当对所述第一浮栅编 程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的 沟道电流为一恒定值。
进一步的，所述恒定值为1毫安~ 100毫安。
进一步的，所述第一控制栅上施加的电压为5V 20V。优选地，所述第一 控制栅上施加的电压为IOV。
进一步的，在所述漏极端施加的电压为5V~20V。
进一步的，所述源极端接地。
进一步的，在所述栅极上施加的电压为1V 3V。
与现有的分栅闪存操作方法相比，本发明的优点是当所述第一浮栅为编
4程状态时，通过外部电路的控制，调整施加在所述第二控制栅的电压，保持所 述源极端流向漏极端形成的沟道电流为一恒定值，从而可以大幅度降低施加所 述第二控制栅上的电压，避免第二浮栅下的热电子进入第二浮栅内，保持了第
二浮栅的电荷状态的稳定。
而且由此带来的好处是，由于施加在第二浮栅上电压得以减小，克服了热 电子进入第二浮栅内，大大降低器件的功耗，提升了器件的性能，也使得器件 的使用寿命更长。
图1是现有的对分栅闪存其中的一个浮栅进行编程的状态示意图； 图2是本发明对分栅闪存其中的一个浮栅进行编程的状态示意图。
具体实施例方式
以下结合附图和具体实施方式
对本发明的分栅闪存的操作方法作进一步的 详细说明。
请参阅图2，图2是本发明对分栅闪存其中的一个浮栅进行编程的状态示意 图。本实施中的分栅闪存单元包括栅极IO、在所述栅极10—侧的第一浮栅6以 及第一浮栅6上的第一控制栅7、在所述栅极10另一侧的第二浮栅8以及第二 浮栅8上的第二控制栅9、位于所述第一浮栅6外侧的源极端2、位于所述第二 浮栅8外侧的漏极端4。
为了避免分栅闪存其中一个浮栅进行编程时对另一个浮栅产生干扰，本实 施例以对第一浮栅8进行编程为例进行说明本发明的操作方法。
当所述第一浮4册8为编程状态时，各端施加的电压条件为
在所述漏极端施加一个电压，在连接所述漏极端4的位线5上施加一个电 压的范围为5V 20V,本实施例中，优选为5V;
在连接所述第一控制栅9的字线(未标示)上施加一编程电压Vprog,该编辑电压范围可取4t为5V-20V，本实施例中，优选为10V; 在所述源极端施加的电压Vs接地，即Vs-OV; 在所述栅极10上施加的电压Vwl为IV ~ 3V。
连接所述第二控制栅7的字线(未标示)与外部电路，通过外部电路的控 制，在所述第二控制栅7上产生一动态电压Vdyn，下面分二种情况来进行说明
1. 当所示第二浮栅6为擦除状态(erased)时，施加在所述第二控制栅7上 的动态电压Vdyn，只需保持在源极端2与漏极端4之间的沟道1形成的沟道电 流Iprog (图2在沟道上的箭头方向所示)流过沟道即可，因而其动态电压Vdyn 的电压值比较低。
沟道电流在流经所述第一浮斥册8下方时，由于受到施加在第一浮斥册8上方 的控制栅9的高压影响，流动的热电子会穿越所述沟道1与所述第一浮栅8之 间的绝缘层进入到第一浮栅8内，完成编程操作。而在对所述第一浮栅8进行 编程操作的过程中，施加在所述第二控制栅7上的电压较低，从而避免了热电 子穿越所述沟道1与所述第二浮栅6之间的绝缘层进入到第二浮栅6内，保持 了第二浮栅6的电荷状态的稳定。
由此带来的好处还有由于施加在第二浮栅上电压得以减小，克服了热电 子进入第二浮栅内，大大降低器件的功耗，提升了器件的性能，也使得器件的 使用寿命更长。
2. 当所述第二浮栅6为编程状态(programmed)时，通过外部电路的控制， 施加在所述第二控制栅7上的动态电压Vdyn仍旧能保持有足够的沟道电流流 过。
上述对所述第一浮栅8进行编程时，通过外部电路的控制使得沟道电流的 恒定值为1毫安 100毫安。
由于控制所述第二控制栅电压的外部电路不是本发明的发明内容，在此不 再详述。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业
6的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中 描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还 会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发 明要求保护范围由所附的权利要求书及其等同物界定。
权利要求
1.一种分栅闪存单元的编程方法，所述分栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第一控制栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所述第一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，其特征在于当对所述第一浮栅编程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值。
2. 如权利要求1所述的分栅闪存单元的编程方法，其特征在于所述恒定 值为1毫安~100毫安。
3. 如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于所 迷第 一控制栅上施加的电压为5V ~ 20V。
4. 如权利要求3所述的分栅闪存单元的编程方法，其特征在于所述第一 控制栅上施加的电压为IOV。
5. 如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于在 所述漏极端施加的电压为5V ~ 20V。
6. 如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于所 述源极端接地。
7. 如权利要求1或者2所述的分栅闪存单元的编程方法，其特征在于在 所述4册极上施加的电压为1V~3V。
全文摘要
本发明公开一种分栅闪存单元的操作方法，所述分栅闪存单元包括栅极、在所述栅极一侧的第一浮栅以及第一浮栅上的第一控制栅、在所述栅极另一侧的第二浮栅以及第二浮栅上的第二控制栅、位于所述第一浮栅外侧的源极端、位于所述第二浮栅外侧的漏极端，当对所述第一浮栅编程时，调整施加在所述第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值，所述恒定值为1毫安～100毫安。其有益效果是当第一浮栅为编程状态时，调整在第二控制栅的电压，保持所述源极端流向漏极端形成的沟道电流为一恒定值，从而可以大幅度降低施加所述第二控制栅上的电压，避免第二浮栅下的热电子进入第二浮栅内，保持了第二浮栅的电荷状态的稳定。
文档编号H01L27/115GK101593557SQ20091004979
公开日2009年12月2日 申请日期2009年4月22日 优先权日2009年4月22日
发明者孔蔚然, 曹子贵, 靖 顾 申请人:上海宏力半导体制造有限公司