去除伪栅的方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种去除伪栅的方法。
【背景技术】
[0002]在晶体管的高K介质/后金属栅工程中，在完成高温退火进行离子激活之后，需要把伪栅(如多晶硅栅)去除，随后再填充金属栅极，以形成高K介质/后金属栅结构。
[0003]参考图1和图2，示出了现有技术一种去除伪栅的方法。如图1所示，在衬底01中第一伪栅结构20A、第二伪栅结构20B,所述第一伪栅结构20A包括第一伪栅12A、第一伪栅12A底部的第一栅极介质层11A、第一伪栅12A侧壁的第一侧墙13A ;所述第二伪栅结构20B包括第二伪栅12B、第二伪栅12B底部的第二栅极介质层11B、第二伪栅12B侧壁的第二侧墙13B。其中，第一伪栅12A的宽度小于第二伪栅12B的宽度，即第一伪栅结构20A与第二伪栅结构20B的尺寸不同。在第一伪栅结构20A、第二伪栅结构20B露出的衬底10上还形成有层间介质层14。
[0004]参考图2，根据现有后栅工艺，需要去除所述第一伪栅12A、第二伪栅12B，以在去除第一伪栅12A、第二伪栅12B所形成的开口中形成金属栅极。第一伪栅12A、第二伪栅12B通常采用多晶硅形成，现有技术一般采用等离子体刻蚀去除第一伪栅12A、第二伪栅12B，对不同尺寸的伪栅，刻蚀的速度不同。一般来说，尺寸较大的伪栅刻蚀速率较快，而尺寸较小的伪栅刻蚀速率较慢。因此，如图2所示，在尺寸较小的第一伪栅12A被刻蚀干净时，尺寸较大的第二伪栅12B的伪栅早已去除而过早地露出第二栅极介质层11B，所述第二栅极介质层IlB受到等离子体刻蚀的作用而损伤，在开口中填充金属栅极后，金属栅极与衬底10之间的绝缘性较差。当晶体管为NMOS时，栅极介质层受损将会严重的影响NMOS的经时击穿特性(Time Dependent Dielectric Breakdown, TDDB)。因此，亟待一种去除伪栅的方法，在去除不同尺寸的伪栅后，伪栅下方的栅极介质层保持较好的形貌。
【发明内容】
[0005]本发明解决的问题是提供一种去除伪栅的方法，以减少去除伪栅的过程对栅极介质层的损伤。
[0006]为解决上述问题，本发明提供一种去除伪栅的方法，包括:
[0007]提供衬底；
[0008]在所述衬底表面形成伪栅结构，所述伪栅结构包括位于依次所述衬底上的栅极介质层以及伪栅；
[0009]采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀；
[0010]对残余的伪栅进行第二刻蚀。
[0011]可选的，在形成伪栅结构的步骤中，所述伪栅的材料为多晶硅、氮化硅或无定形碳。
[0012]可选的，形成伪栅结构的步骤包括:在衬底上依次形成高K材料层和氮化钛盖帽层，以形成所述栅极介质层。
[0013]可选的，在形成伪栅结构的步骤中，所述方法还包括:在伪栅结构露出的衬底上形成与伪栅结构齐平的层间介质层。
[0014]可选的，所述层间介质层的材料为氧化硅。
[0015]可选的，在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:刻蚀机采用脉冲方式输出源功率。
[0016]可选的，采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:第一刻蚀的刻蚀气体包括溴化氢、氧气和氦气。
[0017]可选的，采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:对所述伪栅进行第一刻蚀，直至露出栅极介质层表面。
[0018]可选的，进行第二刻蚀的步骤包括:采用连续等离子体刻蚀对残余的伪栅进行刻蚀，刻蚀气体包括溴化氢、氧气和氦气。
[0019]可选的，在所述第二刻蚀以后，还包括:对栅极介质层表面进行干法清洗，用于干法清洗的气体包括氮气。
[0020]可选的，用于干法清洗的气体还包括四氟化碳、三氟化氮以及六氟化硫中的一种或多种。
[0021]可选的，在形成伪栅结构的步骤中，所述伪栅为NMOS伪栅，所述NMOS伪栅表面还形成有氧化层。
[0022]可选的，在进行第一刻蚀之前，还包括:去除所述NMOS伪栅表面的氧化层。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]在去除伪栅的步骤中，通过采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀，然后对残余的伪栅进行第二刻蚀，在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的过程中，刻蚀机采用脉冲方式输出源功率，因而源功率输出的时间和空置的时间交替进行，在源功率空置的间隙时间里，可以将源功率输出的时间中刻蚀产生的聚合物及时排出，而减少在刻蚀形成的开口表面形成聚合物的问题，这样在无聚合物阻挡的条件下，去除不同尺寸的伪栅形成的开口表面不存在聚合物遮挡刻蚀的问题，所以等离子体刻蚀对尺寸不同的伪栅的刻蚀速率保持一致，尺寸较大的伪栅下的栅极介质层不会过早暴露从而能保证较好的形貌，进而提高栅极介质层的性能。
[0025]进一步，所述栅极介质层包括自下而上的高K材料层和氮化钛盖帽层，在所述第二刻蚀以后，对栅极介质层表面进行干法清洗以去除栅极介质层表面的氧化物，用于干法清洗的气体包括氮气，由于氮气电离而成的等离子体可以沉积并补充在氮化钛盖帽层的缝隙里，因而，包括氮气在内的干法清洗的气体在去除栅极介质层表面氧化物的同时还能够起到修补氮化钛盖帽层的作用，提高了栅极介质层的性能。
【附图说明】
[0026]图1至图2是现有技术一种去除伪栅的方法的示意图；
[0027]图3是本发明去除伪栅的方法一实施例的流程图；
[0028]图4至图7为图3所示实施例中的各个步骤的侧视图。
【具体实施方式】
[0029]现有的去除伪栅的方法中，通常采用干法刻蚀的方式去除伪栅，但是干法刻蚀去除伪栅时对不同尺寸的伪栅的去除速率不同，具体地，对尺寸较大的伪栅去除速率较快，而对尺寸较小的伪栅去除速率较慢。在将尺寸较小的伪栅去除干净时，尺寸较大的伪栅下方的栅极介质层因过早露出而容易受到损伤，在去除伪栅形成的开口中填充金属栅极后，金属栅极与衬底之间的绝缘性较差，当晶体管为NMOS时，栅极介质层受损将会严重地影响NMOS 的经时击穿特性(Time Dependent Dielectric Breakdown, TDDB)。
[0030]分析去除伪栅的过程，对于尺寸较大的伪栅，刻蚀开始时在伪栅表面形成的开口较大，聚合物比较容易从所述开口排除，因而对开口表面有较少地遮挡，进而对开口露出的伪栅的刻蚀速度也越快，而对于尺寸较小的伪栅，刻蚀开始时在伪栅表面形成的开口较小，聚合物不容易从所述开口排除，因而对开口表面有较多地遮挡，进而对开口露出的伪栅的刻蚀速度也越慢。
[0031]为了解决上述技术问题，本发明提供一种晶体管形成方法，在去除伪栅的步骤中，通过采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀，然后对残余的伪栅进行第二刻蚀，通过分步刻蚀的方法去除伪栅，改善伪栅下方栅极介质层受刻蚀影响而损伤的问题。
[0032]参考图3，示出了本发明去除伪栅的方法一实施例的流程图，本实施例去除伪栅的方法大致包括以下步骤:
[0033]步骤SI，提供衬底；
[0034]步骤S2，在所述衬底表面形成伪栅结构，所述伪栅结构包括位于依次所述衬底上的栅极介质层、伪栅；
[0035]步骤S3，采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀；
[0036]步骤S4，对残余的伪栅进行第二刻蚀。
[0037]在去除伪栅的步骤中，通过采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀，然后对残余的伪栅进行第二刻蚀，在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的过程中，刻蚀机采用脉冲方式输出源功率，以间断的方式对伪栅进行刻蚀，源功率输出的时间和空置的时间交替进行，在源功率空置的时间里，刻蚀产生的聚合物及时地从刻蚀形成的开口中排出，去除不同尺寸的伪栅形成的开口表面都不会有聚合物遮挡刻蚀，所以等离子体刻蚀对尺寸不同的伪栅的刻蚀速率能保持一致，尺寸较大的伪栅下的栅极介质层不会过早暴露从而能保证较好的质量。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]参考图4，执行步骤SI，提供衬底100。
[0040]具体地，在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
[0041]请继续参考图4，执行步骤S2，在衬底100上形成伪栅结构，所述伪栅结构包括位于依次所述衬底上的栅极介质层、伪栅。
[0042]在本实施例中，在所述衬底100上形成NMOS伪栅结构，所述NMOS伪栅结构包括第一伪栅结构110A、第二伪栅结构110B,所述第一伪栅结构IlOA包括第一栅极介质层、第一栅极介质层表面的第一伪栅103A，第一伪栅103A侧壁的第一侧墙104A ;所述第二伪栅结构IlOB包括第二栅极介质层、第二栅极介质层表面的第二伪栅103B，第二伪栅103B侧壁的第二侧墙104B。在本实例中，第一伪栅结构110A、第二伪栅结构IlOB将在之后的步骤中被去除，第一伪栅结构IlOA与第二伪栅结构IlOB不相邻，且第二伪栅103B的尺寸大于第一伪栅103A的尺寸。
[0043]本实施例中，形成第一栅极介质层的步骤包括:依次形成第一高K材料层1lA和第一氮