一种沟槽栅型igbt芯片及其制作方法
【技术领域】
[0001]本发明涉及IGBT (Insulted Gate Bipolar Transistor，绝缘棚.双极型晶体管)技术领域，更为具体的说，涉及一种沟槽栅型IGBT芯片及其制作方法。
【背景技术】
[0002]绝缘栅双极型晶体管具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单等特点，被广泛应用于工业、信息、新能源、医学、交通等领域。
[0003]参考图1所示，为现有的一种沟槽栅型IGBT芯片的结构示意图，现有的沟槽栅IGBT芯片的元胞中，包括有两个常规沟槽栅1，两个常规沟槽栅之间包括有相对设置的源极区2和发射极金属电极3，其中，发射极金属电极3延伸至P-基区。现有的沟槽栅型IGBT芯片的关断速度慢，影响其性能。
【发明内容】
[0004]有鉴于此，本发明提供了一种沟槽栅型IGBT芯片及其制作方法，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性會泛。
[0005]为实现上述目的，本发明提供的技术方案如下:
[0006]—种沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括:
[0007]漂移区；
[0008]位于所述漂移区一表面上的基区；
[0009]位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；
[0010]以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
[0011]优选的，所述第一辅助沟槽和第二辅助沟槽的数量相同；
[0012]所述第一辅助沟槽和第二辅助沟槽相对设置。
[0013]优选的，所述第一辅助沟槽和第二辅助沟槽之间相连通。
[0014]优选的，沿所述第二方向，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域；
[0015]至少一个所述子区域内设置有源极区。
[0016]优选的，所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和。
[0017]优选的，所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理。
[0018]优选的，所述沟槽栅型IGBT芯片还包括:
[0019]位于所述基区背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽；
[0020]所述第一虚沟槽内设置有第一虚栅层；
[0021]所述第一虚沟槽的内壁与所述第一虚栅层之间设置有第二栅氧化层。
[0022]优选的，所述沟槽栅型IGBT芯片还包括:
[0023]位于所述基区背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽；
[0024]所述第二虚沟槽内设置有第二虚栅层；
[0025]所述第二虚沟槽的内壁与所述第二虚栅层之间设置有第三栅氧化层。
[0026]优选的，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。
[0027]优选的，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。
[0028]另外，本发明还提供了一种沟槽栅型IGBT芯片的制作方法，包括:
[0029]提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区；
[0030]在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通；
[0031]在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
[0032]相较于现有技术，本发明提供的技术方案至少具有以下优点:
[0033]本发明提供了一种沟槽栅型IGBT芯片及其制作方法，包括至少一个元胞，所述元胞包括:漂移区；位于所述漂移区一表面上的基区；位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
[0034]由上述内容可知，本发明提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
【附图说明】
[0035]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0036]图1为现有的一种沟槽栅型IGBT芯片的结构示意图；
[0037]图2为本申请实施例提供的一种沟槽栅型IGBT芯片的结构示意图；
[0038]图3为本申请实施例提供的另一种沟槽栅型IGBT芯片的结构示意图；
[0039]图4为本申请实施例提供的又一种沟槽栅型IGBT芯片的结构示意图；
[0040]图5为本申请实施例提供的一种沟槽栅型IGBT芯片的制作方法。
【具体实施方式】
[0041]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]正如【背景技术】所述，现有的沟槽栅型IGBT芯片的关断速度慢，影响其性能。<