br>[0043]基于此，本申请实施例提供了一种沟槽栅型IGBT芯片及其制作方法，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。为实现上述目的，本申请实施例提供的技术方案如下，其中，结合图2至图5所示，对本申请实施例提供的技术方案进行详细的描述。
[0044]需要说明的是，本申请下列实施例均以N型基材为例对沟槽栅型IGBT芯片进行描述。即，漂移区为N-漂移区、基区为P-基区、源极区为N+源极区。
[0045]具体的，参考图2所示，为本申请实施例提供的一种沟槽栅型IGBT芯片的结构示意图，其中，沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括:
[0046]漂移区(未画出)；
[0047]位于所述漂移区一表面上的基区100 ;
[0048]位于所述基区100背离所述漂移区一侧、且沿第一方向X设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层201，所述第二常规沟槽内设置有第二常规栅层202，且所述第一常规沟槽的内壁与第一常规栅层201之间和所述第二常规沟槽的内壁与第二常规栅层202之间均设置有一第一栅氧化层203 ;
[0049]以及，位于所述述基区100背离所述漂移区一侧、且沿第二方向Y间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层301a，所述第一辅助沟槽的内壁与所述第一辅助栅层301a之间设置有第一辅助栅氧化层301b，所述第二辅助沟槽内设置有第二辅助栅层302a，所述第二辅助沟槽的内壁与所述第二辅助栅层302a之间设置有第二辅助栅氧化层302b，其中，所述第一方向X与第二方向Y相交。
[0050]具体的，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，其中，第一辅助栅层和第一常规栅层相连接，第二辅助栅层和第二常规栅层相连接，且第一辅助栅氧化层和第二辅助栅氧化层分别与其相应的第一栅氧化层相连接。
[0051]本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽的数量可以相同；
[0052]所述第一辅助沟槽和第二辅助沟槽相对设置。
[0053]其中，第一辅助沟槽和第二辅助沟槽可以不相连通，即，结合图2所示，相对设置的第一辅助沟槽和第二辅助沟槽不相连通，且对应的第一辅助栅层301a和第二辅助栅层302a不相连通。
[0054]另外，本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽还可以相互连通，即，结合图3所示，为本申请实施例提供的另一种沟槽栅型IGBT芯片的结构示意图，其中，相对设置的所述第一辅助沟槽和第二辅助沟槽之间相连通，且相应的第一辅助栅层301a和第二辅助栅层302a相互连通。
[0055]其中，第一辅助沟槽和第二辅助沟槽相互连通，即在两个常规沟槽之间增加了载流子的通路，进一步提高沟槽栅型IGBT芯片的关断速度，改进了沟槽栅型IGBT芯片的反偏安全工作区性能。
[0056]此外，参考图2所示，沿所述第二方向Y，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域；
[0057]至少一个所述子区域内设置有源极区400。
[0058]具体的，相对设置的第一辅助沟槽和第二辅助沟槽相当于将第一常规沟槽和第二常规沟槽之间分为了多个格子状区域。优选的，在第一辅助沟槽和第二辅助沟槽之间相互连通时，每个格子状区域优选为正方形。其中，本申请实施例提供的格子状区域的基区部分内形成有源极区。参考图2所示，任意一子区域中，源极区400可以占用整个格子状区域；或者，参考图3所示，任意一子区域中，源极区400可以占用格子状区域中一部分，而另一部分为基区结构，对此本申请实施例不作具体限制。
[0059]此外，在具有源极区的子区域中，需要在该子区域中设置发射极金属电极。其中，对于源极区占用整个格子状区域的情况，参考图2所示，发射极金属电极500可以全部设置于源极区400内，且发射极金属电极500向下延伸至基区100内；或者，对于格子状区域中既有源极区，又有基区的情况，参考图3所示，发射极金属电极500部分设置于源极区400内，而部分设置于该子区域内的基区100中，且发射极金属电极500向下延伸至基区100内；另外，对于格子状区域中既有源极区，又有基区的情况，发射极金属电极还可以完全设置于源极区内，本申请实施例对此不作具体限制。
[0060]进一步的，在保证不影响沟槽栅型IGBT芯片的通态压降的情况下，而提高沟槽栅型IGBT芯片的关断速度，本申请实施例提供的所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和，保证了沟槽栅型IGBT芯片的总沟道宽度不变，不改变沟槽栅型IGBT芯片的导电调制效应的强度，即，不影响沟槽栅型IGBT芯片的通态压降。
[0061]其中，为了改善子区域的边角处的电场尖峰，本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理，其中，倒角半径为常规沟槽宽度的一半。
[0062]进一步的，参考图4所示，为本申请实施例提供的又一种沟槽栅型IGBT芯片的结构示意图，其中，为了提高沟槽栅型IGBT芯片的性能，所述沟槽栅型IGBT芯片还包括:
[0063]位于所述基区100背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽；
[0064]所述第一虚沟槽内设置有第一虚栅层601a ；
[0065]所述第一虚沟槽的内壁与所述第一虚栅层601a之间设置有第二栅氧化层601b。
[0066]以及，所述沟槽栅型IGBT芯片还包括:
[0067]位于所述基区100背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽；
[0068]所述第二虚沟槽内设置有第二虚栅层602a ；
[0069]所述第二虚沟槽的内壁与所述第二虚栅层602a之间设置有第三栅氧化层602b。
[0070]需要说明的是，本申请实施例对于第一虚沟槽栅(即第一虚沟槽、第一虚栅层和第三栅氧化层的结构)的数量和第二虚沟槽栅(即第二虚沟槽、第二虚栅层和第四栅氧化层的结构)的数量不作具体限制，需要根据实际需要进行具体设计。
[0071]此外，参考图5所示，为本申请实施例提供的一种沟槽栅型IGBT芯片的制作方法，其中，沟槽栅型IGBT芯片的制作方法包括:
[0072]S1、提供一衬底。
[0073]提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区；
[0074]S2、制作第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽。
[0075]在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通；
[0076]S3、在沟槽内制作栅氧化层后填充栅层。
[0077]在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
[0078]在上述所有实施例中，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。
[0079]另