超级结深沟槽的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结深沟槽的制造方法。
【背景技术】
[0002]采用超级结(superjunct1n)结构的MOS器件，由于其构造特殊，具有导通电阻低，耐高压，发热量低的优点，因此又叫cool MOS器件。超级结结构的实现方法之一是先在N型硅基片上刻蚀出深沟槽，再通过外延(EPI) —次性填充P型硅，这种方法成本相对低，但是工艺难度较高。
[0003]其中深沟槽的侧壁形貌会直接影响后续EPI填充的效果。深沟槽侧壁上在刻蚀过程中产生的竖状条纹会影响EPI填充单晶硅晶格完整性，产生位错等缺陷，从而严重影响超级结的电学特性。如图1所示，现有方法形成的超级结深沟槽的侧面图照片，可以看出在超级结深沟槽的侧壁即虚线圈101所示区域存在着竖状条纹，该竖状条纹会影响EPI填充单晶硅晶格完整性，产生位错等缺陷，从而严重影响超级结的电学特性。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种超级结深沟槽的制造方法，能消除深沟槽的侧壁竖状条纹，提高超级结器件的电学特性。
[0005]为解决上述技术问题，本发明提供的超级结深沟槽的制造方法包括如下步骤:
[0006]步骤一、在N型硅基片上形成由氧化硅层组成的硬掩膜层。
[0007]步骤二、在所述硬掩膜层上旋涂光刻胶并进行光刻形成有第一光刻胶图形，所述第一光刻胶图形定义出超级结深沟槽的形成区域。
[0008]步骤三、以所述第一光刻胶图形为掩膜对所述硬掩膜层进行刻蚀，去除所述第一光刻胶图形；通过对所述硬掩膜层的刻蚀工艺的调节使刻蚀后的所述硬掩膜层的侧壁光滑，通过使所述硬掩膜层的侧壁光滑来消除后续超级结深沟槽侧壁的竖状条纹；
[0009]对所述硬掩膜层的刻蚀工艺的调节包括:通过将RF源功率设置为400W?800W降低所述硬掩膜层刻蚀速率并使刻蚀过程稳定性和均匀性提高，通过将CHF3和CF4的气体流量比大于4:1加强所述硬掩膜层刻蚀过程中的反应物在所述硬掩膜层侧壁的沉积效应从而加强沉积物对所述硬掩膜层侧壁的保护，结合刻蚀过程稳定性和均匀性的提高以及刻蚀过程中的沉积物对所述硬掩膜层侧壁的保护来改善所述硬掩膜层侧壁表面的粗糙度。
[0010]步骤四、以刻蚀后的所述硬掩膜层为掩膜对所述超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽。
[0011]进一步的改进是，步骤三中所述硬掩膜层的刻蚀工艺的CHF 3气体流量为30sccm ?50sccmo
[0012]进一步的改进是，步骤四形成所述超级结深沟槽之后还包括步骤:
[0013]步骤五、去除所述硬掩膜层。
[0014]步骤六、在所述超级结深沟槽中填充P型硅。
[0015]进一步的改进是，步骤六中采用外延生长工艺在所述超级结深沟槽中填充P型娃。
[0016]本发明通过对作为超级结深沟槽的掩膜的硬掩膜层的刻蚀进行调节，使得刻蚀后的硬掩膜层的侧壁光滑，通过刻蚀后的硬掩膜层的侧壁光滑来消除超级结深沟槽侧壁的竖状条纹，所以本发明能消除深沟槽的侧壁竖状条纹，从而能提高EPI填充单晶硅晶格的完整性，消除位错等缺陷，提高超级结器件的电学特性。
【附图说明】
[0017]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0018]图1是现有方法形成的超级结深沟槽的侧面图照片；
[0019]图2是本发明实施例方法的流程图；
[0020]图3A-图3E是本发明实施例方法各步骤中器件的结构示意图；
[0021]图4是本发明实施例方法形成的超级结深沟槽的侧面图照片。
【具体实施方式】
[0022]如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中器件的结构示意图。本发明实施例超级结深沟槽的制造方法包括如下步骤:
[0023]步骤一、如图3A所示，在N型硅基片I上形成硬掩膜层2。所述硬掩膜层2为氧化娃层。
[0024]步骤二、如图3A所示，在所述硬掩膜层2上旋涂光刻胶并进行光刻形成有第一光刻胶图形3，所述第一光刻胶图形3定义出超级结深沟槽的形成区域。
[0025]步骤三、如图3B所示，以所述第一光刻胶图形3为掩膜对所述硬掩膜层2进行刻蚀，刻蚀后所述硬掩膜层具有图形结构并标记为2a ;之后去除所述第一光刻胶图形3。
[0026]本发明实施例通过对所述硬掩膜层2的刻蚀工艺的调节使刻蚀后的所述硬掩膜层2a的侧壁光滑，通过使所述硬掩膜层2a的侧壁光滑来消除后续超级结深沟槽4侧壁的竖状条纹；
[0027]对所述硬掩膜层2的刻蚀工艺的调节包括:通过将RF源功率设置为400W?800W降低所述硬掩膜层2刻蚀速率并使刻蚀过程稳定性和均匀性提高，通过将CHF3和CF4的气体流量比大于4:1即采用CHF3占比较大的条件加强所述硬掩膜层2刻蚀过程中的反应物在所述硬掩膜层2侧壁的沉积效应从而加强沉积物对所述硬掩膜层2侧壁的保护，结合刻蚀过程稳定性和均匀性的提高以及刻蚀过程中的沉积物对所述硬掩膜层2侧壁的保护来改善所述硬掩膜层2侧壁表面的粗糙度。
[0028]较佳为，所述硬掩膜层2的刻蚀工艺条件的CHF3气体流量为30sccm?50sccm。
[0029]步骤四、如图3C所示，以刻蚀后的所述硬掩膜层2a为掩膜对所述超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽4。
[0030]步骤五、如图3D所示，去除所述硬掩膜层2a。
[0031]步骤六、如图3E所示，采用外延生长工艺在所述超级结深沟槽4中填充P型硅5。
[0032]本发明实施例通过对作为超级结深沟槽的掩膜的硬掩膜层2的刻蚀进行调节，使得刻蚀后的硬掩膜层2a的侧壁光滑，通过刻蚀后的硬掩膜层2a的侧壁光滑来消除超级结深沟槽4的侧壁的竖状条纹，如图4所示，本发明实施例方法形成的超级结深沟槽的侧面图照片，可以看出在超级结深沟槽的侧壁即虚线圈102所示区域不存在竖状条纹。所以本发明实施例能消除深沟槽4的侧壁竖状条纹，从而能提高EPI填充单晶硅晶格的完整性，消除位错等缺陷，提高超级结器件的电学特性。
[0033]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种超级结深沟槽的制造方法，其特征在于，包括如下步骤: 步骤一、在N型硅基片上形成由氧化硅层组成的硬掩膜层； 步骤二、在所述硬掩膜层上旋涂光刻胶并进行光刻形成第一光刻胶图形，所述第一光刻胶图形定义出超级结深沟槽的形成区域； 步骤三、以所述第一光刻胶图形为掩膜对所述硬掩膜层进行刻蚀，去除所述第一光刻胶图形；通过对所述硬掩膜层的刻蚀工艺的调节使刻蚀后的所述硬掩膜层的侧壁光滑，通过使所述硬掩膜层的侧壁光滑来消除后续超级结深沟槽侧壁的竖状条纹； 对所述硬掩膜层的刻蚀工艺的调节包括:通过将RF源功率设置为400W?800W降低所述硬掩膜层刻蚀速率并使刻蚀过程稳定性和均匀性提高，通过将CHF3和CF4的气体流量比大于4:1加强所述硬掩膜层刻蚀过程中的反应物在所述硬掩膜层侧壁的沉积效应从而加强沉积物对所述硬掩膜层侧壁的保护，结合刻蚀过程稳定性和均匀性的提高以及刻蚀过程中的沉积物对所述硬掩膜层侧壁的保护来改善所述硬掩膜层侧壁表面的粗糙度； 步骤四、以刻蚀后的所述硬掩膜层为掩膜对所述超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽。2.如权利要求1所述的超级结深沟槽的制造方法，其特征在于:步骤四形成所述超级结深沟槽之后还包括步骤: 步骤五、去除所述硬掩膜层； 步骤六、在所述超级结深沟槽中填充P型硅。3.如权利要求1所述的超级结深沟槽的制造方法，其特征在于:步骤六中采用外延生长工艺在所述超级结深沟槽中填充P型硅。4.如权利要求1所述的超级结深沟槽的制造方法，其特征在于:步骤三中所述硬掩膜层的刻蚀工艺的CHF3气体流量为30sccm?50sccm。
【专利摘要】本发明公开了一种超级结深沟槽的制造方法，包括步骤：在N型硅基片上形成硬掩膜层；进行光刻工艺定义出超级结深沟槽的形成区域；对硬掩膜层进行刻蚀，去除所述第一光刻胶图形，通过对硬掩膜层的刻蚀工艺的调节使刻蚀后的硬掩膜层的侧壁光滑从而消除后续超级结深沟槽侧壁的竖状条纹，对硬掩膜层的刻蚀工艺的调节结合了对RF源功率和CHF3和CF4的气体流量比的设置来分别提高刻蚀过程稳定性和均匀性的提高以及加强刻蚀过程中的沉积物来改善硬掩膜层侧壁表面的粗糙度。本发明能消除深沟槽的侧壁竖状条纹，提高超级结器件的电学特性。
【IPC分类】H01L29/06, H01L21/336, H01L29/02
【公开号】CN105161422
【申请号】CN201510458145
【发明人】孙孝翔, 熊磊
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年12月16日
【申请日】2015年7月30日