一种场截止型沟槽栅igbt器件的制作方法
【技术领域】
[0001]本发明涉及半导体技术，特别涉及一种场截止型沟槽栅IGBT器件。
【背景技术】
[0002]高压功率器件是电力电子技术的基础与核心，其具有耐高压、导通电流密度大的特点。提高功率器件的耐压能力，降低功率器件导通时的饱和压降是器件设计的关键。IGBT器件(绝缘栅双极型晶体管器件)作为一类重要的功率半导体器件，在电力电子领域应用广泛。但是，IGBT器件由于P-body区与N-漂移区交界处空穴注入效率较低，载流子浓度分布很低，导致器件的饱和压降升高。因此，为了提高此区域的空穴注入效率，优化漂移区载流子分布，国际上采用了一种在P-body区下方引入载流子存储层的方法来提高此处的载流子浓度，使得器件的饱和压降有明显降低，即CS-1GBT。
[0003]对于CS-1GBT而言，载流子存储区的掺杂浓度应尽量高些为优。但是，如果载流子存储区的掺杂浓度过高，器件在耐压过程中载流子存储区将无法耗尽，使得器件的耐压大大降低，故载流子存储区的掺杂浓度受限，这也限制了载流子存储区对器件漂移区载流子浓度的优化。
【发明内容】
[0004]本发明针对上述问题，提出一种场截止型沟槽栅IGBT器件。
[0005]本发明的技术方案:一种场截止型沟槽栅IGBT器件，包括从下至上依次层叠设置的金属阳极11、P+集电区1、N型场截止层2、N-漂移区3、N型载流子存储区4、P型体区5和P+接触区6 ;所述P+接触区6中具有N+发射区7，所述N+发射区7上表面具有金属阴极12 ;还包括沟槽栅结构，所述沟槽栅结构垂直贯穿N+发射区7、P型体区5、N型载流子存储区4后延伸入N-漂移区3中；其特征在于，所述沟槽栅结构位于N+发射区7和P型体区5中的部位由栅氧化层8和多晶硅9构成，所述栅氧化层8的侧面与N+发射区7和P型体区5接触，多晶硅9位于两侧的栅氧化层8之间，栅氧化层8和多晶硅9的上表面与金属阴极12接触；所述沟槽栅结构位于N型载流子存储区4和N-漂移区3中的部分由介质层10构成。
[0006]进一步的，所述介质层10位于N型载流子存储区4中部分的介电常数大于位于N-漂移区3中部分的介电常数。
[0007]进一步的，所述介质层10的介电常数从靠近N-漂移区3 —端到靠近多晶硅9的一端逐渐增加。
[0008]进一步的，所述介质层10的介电常数大于50。
[0009]本发明的有益效果为，与常规的沟槽栅CS-1GBT器件相比，本发明在保持耐压不变的情况下，提高了载流子存储区的掺杂浓度，使得器件导通时饱和压降减小了近20%。同时，该结构中只需将沟槽栅的下半区域沉积为高K介质层，上半区域保持不变，不需要任何复杂的工艺，与现有的沟槽栅工艺兼容，降低了器件的制作难度和成本。
【附图说明】
[0010]图1是常规沟槽栅IGBT器件结构示意图；
[0011]图2是常规沟槽栅CS-1GBT器件结构示意图；
[0012]图3是本发明实施例的沟槽栅部分高K介质层CS-1GBT器件结构示意图；
[0013]图4是常规沟槽栅极场截止载流子存储IGBT器件结构与本发明实施例的沟槽栅部分高K介质层CS-1GBT器件结构在器件导通时饱和压降1-V曲线比较图；
[0014]图5是常规沟槽栅极场截止载流子存储IGBT器件结构与沟槽栅部分高K介质层CS-1GBT器件结构在器件导通时纵向空穴浓度分布比较图；
[0015]图6是沟槽栅部分高K介质层CS-1GBT器件结构在沟槽栅底部采用低K介质层的结构示意图；
[0016]图7是是沟槽栅部分高K介质层CS-1GBT器件结构在沟槽栅由底端向顶端K值逐渐上升的变K介质层的结构示意图。
【具体实施方式】
[0017]下面结合附图和实施例对本发明进行详细的描述
[0018]图1是常规沟槽栅IGBT器件结构示意图。图2为常规沟槽栅极场截止载流子存储IGBT器件结构，其结构特点是在P-body区与N-漂移区之间加入N载流子存储层，其优点是沟槽栅极结构简单，饱和压降较低，缺点是其耐压受载流子存储区掺杂浓度的影响，载流子存储区掺杂浓度不能过高，从而影响载流子存储区对载流子浓度的优化。
[0019]实施例
[0020]如图3所示，本实施例的沟槽栅部分高K介质层CS-1GBT器件器件，包括从下至上依次层叠设置的金属阳极ll、p+集电区1、N型场截止层2、N-漂移区3、N型载流子存储区
4、P型体区5和P+接触区6 ;所述P+接触区6中具有N+发射区7，所述N+发射区7上表面具有金属阴极12 ;还包括沟槽栅结构，所述沟槽栅结构垂直贯穿N+发射区7、P型体区5、N型载流子存储区4后延伸入N-漂移区3中；所述沟槽栅结构位于N+发射区7和P型体区5中的部位由栅氧化层8和多晶硅9构成，所述栅氧化层8的侧面与N+发射区7和P型体区5接触，多晶硅9位于两侧的栅氧化层8之间，栅氧化层8和多晶硅9的上表面与金属阴极12接触；所述沟槽栅结构位于N型载流子存储区4和N-漂移区3中的部分由介质层10构成，本例中介质层10采用的是介电常数大于50的介质。
[0021]本例的工作原理是:用高K介质代替部分多晶硅沟槽栅，沟槽栅中多晶硅与高K介质层、N载流子存储层形成金属绝缘体半导体(MIS)结构，对载流子存储区起到辅助耗尽作用。在IGBT器件保持耐压不变的情况下，相比常规沟槽栅载流子存储场截止型IGBT器件(CS-1GBT)，本发明使载流子存储区的掺杂浓度提高一个数量级，器件导通时靠近发射极的漂移区载流子浓度随之提高，优化了器件漂移区载流子分布，降低了器件饱和压降。
[0022]本例的一种制作方式为:取N-衬底3材料，在其表面通过预氧化光刻离子注入形成N载流子存储层4、P-body区5，通过氧化层刻蚀和离子注入形成N+发射区7、体区接触区6，然后采用反应离子刻蚀浅沟槽，采用等离子增强化学气相沉积沉积高K介质材料，刻蚀得到高K介质层10，之后进行沟槽栅极氧化层8生长，沉积多晶硅9，然后反转减薄N-衬底3，通过离子注入形成N场截止层2、P+集电区1，淀积金属、刻蚀金属形成金属阳极11、金属阴极12，最后进行钝化处理、压焊点。
[0023]图4是沟槽栅IGBT器件、沟槽栅CS-1GBT器件与本发明实施例的沟槽栅部分高K介质层CS-1GBT器件在耐压相同情况下器件导通时饱和压降1-V曲线比较图。与常规沟槽栅CS-1GBT器件相比，本发明在保持耐压不变的情况下，饱和压降了近20%，与沟槽栅IGBT器件相比，更是降低了近40%。
[0024]图5是沟槽栅IGBT器件、沟槽栅CS-1GBT器件与本发明实施例的沟槽栅部分高K介质层CS-1GBT器件在耐压相同情况下器件导通时纵向空穴浓度分布比较图。与沟槽栅IGBT器件和沟槽栅CS-1GBT器件相比，本发明在保持耐压不变的情况下，提高了发射极端漂移区空穴浓度，进一步优化了载流子浓度分布，从而降低器件导通时饱和压降。
【主权项】
1.一种场截止型沟槽栅IGBT器件，包括从下至上依次层叠设置的金属阳极(11)、P+集电区(1)、N型场截止层(2)、N-漂移区(3)、N型载流子存储区(4)、P型体区(5)和P+接触区(6);所述P+接触区(6)中具有N+发射区(7)，所述N+发射区(7)上表面具有金属阴极(12);还包括沟槽栅结构，所述沟槽栅结构垂直贯穿N+发射区(7)、P型体区(5)、N型载流子存储区(4)后延伸入N-漂移区(3)中；其特征在于，所述沟槽栅结构位于N+发射区(7)和P型体区(5)中的部位由栅氧化层(8)和多晶硅(9)构成，所述栅氧化层(8)的侧面与N+发射区(7)和P型体区(5)接触，多晶硅(9)位于两侧的栅氧化层⑶之间，栅氧化层(8)和多晶硅(9)的上表面与金属阴极(12)接触；所述沟槽栅结构位于N型载流子存储区(4)和N-漂移区(3)中的部分由介质层(10)构成。2.根据权利要求1所述的一种场截止型沟槽栅IGBT器件，其特征在于，所述介质层(10)位于N型载流子存储区(4)中部分的介电常数大于位于N-漂移区(3)中部分的介电常数。3.根据权利要求1所述的一种场截止型沟槽栅IGBT器件，其特征在于，所述介质层(10)的介电常数从靠近N-漂移区(3) —端到靠近多晶硅(9)的一端逐渐增加。4.根据权利要求1所述的一种场截止型沟槽栅IGBT器件，其特征在于，所述介质层(10)的介电常数大于50。
【专利摘要】本发明涉及半导体技术，特别涉及一种场截止型沟槽栅IGBT器件。本发明的截止型沟槽栅IGBT器件，其特征在于，沟槽栅结构位于N+发射区和P型体区中的部位由栅氧化层和多晶硅构成，所述栅氧化层的侧面与N+发射区和P型体区接触，多晶硅位于两侧的栅氧化层之间，栅氧化层和多晶硅的上表面与金属阴极接触；沟槽栅结构位于N型载流子存储区和N-漂移区中的部分由介质层构成。本发明的有益效果为，与常规的沟槽栅CS-IGBT器件相比，本发明在保持耐压不变的情况下，提高了载流子存储区的掺杂浓度，使得器件导通时饱和压降减小了近20％。
【IPC分类】H01L29/739, H01L29/51
【公开号】CN105428408
【申请号】CN201510970357
【发明人】伍伟, 向勇, 孔梓玮, 孔晓李, 薛鹏
【申请人】电子科技大学
【公开日】2016年3月23日
【申请日】2015年12月22日