肖特基二极管工艺方法
【技术领域】
[0001] 本发明涉及半导体集成电路制造领域，特别是指一种肖特基二极管的工艺方法。
【背景技术】
[0002] 肖特基二极管（SBD :SchottkyBarrierDiode)，一种常用的电子元器件，它不是利 用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的 金属一半导体结原理制作的。因此，SBD也称为金属一半导体（接触）二极管或表面势皇 二极管，它是一种热载流子二极管。肖特基二极管是以贵金属（如金、银、铝、铂等）A为正 极，以N型半导体B为负极，如图1所示，利用二者接触面上形成的势皇具有整流特性而制 成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自 由电子，所以电子便从浓度高的B中向浓度低的A中扩散。显然，金属A中没有空穴，也就 不存在空穴自A向B的扩散运动。随着电子不断从B扩散到A，B表面电子浓度逐渐降低， 表面电中性被破坏，于是就形成势皇，其电场方向为B - A。但在该电场作用之下，A中的电 子也会产生从A - B的漂移运动，从而消弱了由于扩散运动而形成的电场。当建立起一定 宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对 的平衡，便形成了肖特基势皇。当肖特基二极管反偏时，利用沟槽内的金属和沟槽底部的P 阱产生横向电场保护肖特基结，从而降低肖特基漏电并提高耐压。
[0003]目前肖特基二极管的常见制造工艺包含：沟槽刻蚀；沟槽侧壁氧化层淀积；氧化 层回刻及沟槽底部P阱注入及退火；沟槽内金属淀积及回刻；层间介质淀积；接触金属淀积 及刻蚀；Ti/TiN溅射、铝、铜溅射；金属光刻及刻蚀等。该工艺的缺陷在于：接触金属刻蚀 时，沟槽侧壁的氧化层过刻蚀会导致金属在沟槽侧壁与硅接触形成肖特基接触形成肖特基 结，导致器件漏电偏高且性能不稳定。另外，氧化层不可控的过刻蚀也会导致漏电流随凹陷 量的波动而波动。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种肖特基二极管工艺方法，防止沟槽侧壁氧 化层的过刻蚀。
[0005] 为解决上述问题，本发明所述的肖特基二极管工艺方法，包含如下工艺步骤：
[0006] 第1步，硅衬底上使用硬掩膜进行沟槽刻蚀；
[0007] 第2步，对硬掩膜进行回刻；
[0008] 第3步，沟槽侧壁氧化层淀积；
[0009] 第4步，氧化层回刻，沟槽底部注入形成P阱并退火；
[0010] 第5步，沟槽内Ti/TiN淀积、钨淀积，以及回刻；
[0011] 第6步，层间介质淀积；
[0012] 第7步，接触金属的淀积、光刻及回刻；
[0013] 第8步，Ti/TiN溅射、铝/铜溅射，再进行光刻及刻蚀。
[0014] 进一步地，所述第2步中，对硬掩膜进行湿法回刻，横向刻蚀量为1000~2000A。
[0015] 进一步地，所述第3步中，对氧化层进行干法回刻。
[0016] 进一步地，所述第5步中，钨回刻至硅衬底表面上的钨保留2000~4000A。
[0017] 本发明所述的肖特基二极管工艺方法，在沟槽刻蚀之后增加一步硬掩膜的湿法刻 蚀；沟槽内金属钨在硅衬底表面上方水平突出，在接触金属刻蚀时对沟槽内部氧化层起到 保护作用，可以有效防止沟槽侧壁氧化层过刻蚀。
【附图说明】
[0018] 图1是肖特基二极管结构示意图。
[0019] 图2是沟槽侧壁氧化层过刻蚀形貌示意图。
[0020] 图3~10是本发明各步工艺示意图。
[0021] 图11是本发明工艺流程图。
[0022] 附图标记说明
[0023] 1是娃衬底，2是硬掩膜，3是沟槽，4是氧化层，5是P讲，6是Ti/TiN，7是金属妈， 8是接触，9是金属（铝/铜）。
【具体实施方式】
[0024] 本发明所述的肖特基二极管工艺方法，结合【附图说明】如下：
[0025] 第1步，如图3所示，在硅衬底1上使用硬掩膜2进行沟槽刻蚀，形成沟槽3。
[0026] 第2步，对硬掩膜进行湿法回刻，横向刻蚀量为1000~2000A。硅衬底表面保留一 部分硬掩膜2,如图4所示。
[0027] 第3步，沟槽侧壁氧化层4淀积，如图5所示。
[0028] 第4步，氧化层4干法回刻，沟槽底部注入形成P阱5并退火，如图6所示。
[0029] 第5步，沟槽内Ti/TiN 6淀积、钨7淀积，以及回刻；妈7回刻至硅衬底1表面上 的钨保留2000~4000A,如图7所示，本实施例保留钨2500A:。
[0030] 第6步，层间介质4(层间介质与氧化层4为同一材质，使用形同的附图标记）淀 积，如图8所示。
[0031] 第7步，对层间介质进行回刻，只有在终端区区域有光刻胶阻挡，管芯区全面刻 蚀；进行接触金属8的淀积、光刻及回刻，形成如图9所示。
[0032] 第8步，Ti/TiN溅射、铝/铜9溅射，再进行光刻及刻蚀，形成引出金属互联。器 件完成，如图10所示。
[0033] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种肖特基二极管工艺方法，其特征在于：包含如下的工艺步骤： 第1步，硅衬底上使用硬掩膜进行沟槽刻蚀； 第2步，对硬掩膜进行回刻； 第3步，沟槽侧壁氧化层淀积； 第4步，氧化层回刻，沟槽底部注入形成P阱并退火； 第5步，沟槽内Ti/TiN淀积、钨淀积，以及回刻； 第6步，层间介质淀积； 第7步，接触金属的淀积、光刻及回刻； 第8步，Ti/TiN溅射、铝/铜溅射，再进行光刻及刻蚀。2. 如权利要求1所述的肖特基二极管工艺方法，其特征在于：所述第2步中，对硬掩膜 进行湿法回刻，横向刻蚀量为1000~2000A。3. 如权利要求1所述的肖特基二极管工艺方法，其特征在于：所述第3步中，对氧化层 进行干法回刻。4. 如权利要求1所述的肖特基二极管工艺方法，其特征在于：所述第5步中，钨回刻至 硅衬底表面上的钨保留2000~4000A。
【专利摘要】本发明公开了一种肖特基二极管工艺方法,包含:第1步，硅衬底上使用硬掩膜进行沟槽刻蚀；第2步，对硬掩膜进行回刻；第3步，沟槽侧壁氧化层淀积；4步，氧化层回刻，沟槽底部注入形成P阱并退火；第5步，沟槽内Ti/TiN淀积、钨淀积，以及回刻；第6步，层间介质淀积；第7步，接触金属的淀积、光刻及回刻；第8步，Ti/TiN溅射、铝/铜溅射，再进行光刻及刻蚀。本发明增加硬掩膜的湿法刻蚀，沟槽内金属钨在硅衬底表面水平突出，在接触金属刻蚀时对沟槽内氧化层起保护作用，防止沟槽内氧化层过刻蚀。
【IPC分类】H01L21/329
【公开号】CN105161417
【申请号】CN201510546725
【发明人】丛茂杰
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年12月16日
【申请日】2015年8月31日