一种肖特基二极管台面的制作方法
【技术领域】
[0001]本实用新型属于电子元件技术领域，涉及一种肖特基二极管台面。
【背景技术】
[0002]肖特基二极管要减小正向压降，影响正向压降的主要因素是产品的势皇面积，势皇面积越大正向压降越小，增加产品面积才能够增大势皇面积，减小正向压降，产品面积增大产生的副效应就会出现漏电流的增大，然而，随着漏电流增大，产品的结温降低，器件容易出现损坏。
【实用新型内容】
[0003]本实用新型的目的是针对现有技术存在的问题提供一种在不增加产品尺寸的基础上能够增加肖特基势皇金属面积、降低正向压降的肖特基二极管台面。
[0004]—种肖特基二极管台面，包括衬底硅片，所述衬底硅片势皇区台面上设置有沟槽图形，所述沟槽图形由均匀排布的矩形单元格构成，单元格中设置有相互平行沟槽线，相邻单元格中的沟槽线相互垂直；
[0005]所述沟槽线的槽宽6±0.1um，槽长30um，槽深0.15±0.02 um；
[0006]所述衬底硅片由内向外依次设有Ni_Pt60合金镀层、Ti金属镀层、Ni金属镀层和Ag
金属镀层。
[0007]本实用新型具有以下有益效果:
[0008]本实用新型通过衬底硅片势皇区台面上设置有沟槽图形，达到增加肖特基势皇金属面积、降低正向压降的目的，N1-Pteo合金镀层，能够降低了漏电流和正向压降，提高了产品结温;Ag金属镀层为焊接层，Ni金属镀层为阻挡层，用于防止Ag金属镀层向内扩散，Ti金属镀层为吸附层，用于吸附于N1-Pteo合金镀层上。
【附图说明】
[0009]图1为本实用新型的结构示意图；
[0010]图2为本实用新型衬底硅片势皇区台面的结构示意图。
【具体实施方式】
[0011]如图1和图2所示一种肖特基二极管台面，包括衬底硅片I，所述衬底硅片I势皇区台面上设置有沟槽图形，所述沟槽图形由均匀排布的矩形单元格2构成，单元格2中设置有相互平行沟槽线3，相邻单元格2中的沟槽线3相互垂直;所述沟槽线3的槽宽6 ±0.lum，槽长30um，槽深0.15±0.02 um;所述衬底硅片I由内向外依次设有Ni_Pt60合金镀层4、Ti金属镀层5、Ni金属镀层6和Ag金属镀层7。
[0012]本实用新型通过衬底硅片I势皇区台面上设置有沟槽图形，达到增加肖特基势皇金属面积、降低正向压降的目的，N1-Pt60合金镀层4，能够降低了漏电流和正向压降，提高了产品结温;Ag金属镀7层为焊接层，Ni金属镀层6为阻挡层，用于防止Ag金属镀层7向内扩散，Ti金属镀层5为吸附层，用于吸附于N1-Pt60合金镀层4上。
【主权项】
1.一种肖特基二极管台面，包括衬底硅片(I)，其特征在于:所述衬底硅片(I)势皇区台面上设置有沟槽图形，所述沟槽图形由均匀排布的矩形单元格(2)构成，单元格(2)中设置有相互平行沟槽线(3)，相邻单元格(2)中的沟槽线(3)相互垂直。2.如权利要求1所述一种肖特基二极管台面，其特征在于:所述沟槽线(3)的槽宽6±0.111111，槽长3011111，槽深 0.15±0.02 um。3.如权利要求1或2所述一种肖特基二极管台面，其特征在于:所述衬底硅片(I)由内向外依次设有Ni_Pt60合金镀层(4)、11金属镀层(5)、附金属镀层(6)和48金属镀层(7)。
【专利摘要】本实用新型属于电子元件技术领域，涉及一种肖特基二极管台面。本实用新型包括衬底硅片，所述衬底硅片势垒区台面上设置有沟槽图形，所述沟槽图形由均匀排布的矩形单元格构成，单元格中设置有相互平行沟槽线，相邻单元格中的沟槽线相互垂直。本实用新型通过衬底硅片势垒区台面上设置有沟槽图形，达到增加肖特基势垒金属面积、降低正向压降的目的。
【IPC分类】H01L29/06, H01L29/872
【公开号】CN205319166
【申请号】CN201521022135
【发明人】张志向, 杜林德
【申请人】天水天光半导体有限责任公司
【公开日】2016年6月15日
【申请日】2015年12月10日