一种整流器件及其制备方法与流程

本发明涉及半导体技术领域，尤其涉及一种整流器件及其制备方法。

背景技术：

半导体二极管具有正向导通、反向阻断的特性，广泛应用于诸如电源、信号处理等各类电子电路中。对于特定类型的二极管器件，正向偏置电压在达到某特定值(正向导通压降，又称正向压降)之前其正向电流基本可忽略不计。传统的整流二极管主要有PN结二极管和肖特基二极管两类。PN结二极管正向压降VF较大，反向恢复时间Trr较长，但是PN结二极管的稳定性较好，能在高电压下工作；肖特基二极管是以贵金属(如金、银、钛等)与半导体接触，以形成异质结势垒而制成的半导体器件，其在低电压时具有绝对优势：其正向压降VF小，反向恢复时间Trr短，在高速领域具有广泛的应用。但是肖特基二极管存在反向泄漏电流大且制造成本高的问题。

图1是半导体二极管的一种典型应用示意图，左边为输入端，右边为输出端，其中的二极管在电路中起到了输出整流作用。二极管的正向导通压降给电路系统带来两个缺点：第一，降低转化器的效率，比如，在5V电源输出情况下，考虑到二极管的正向导通压降，其实际负载为5.7V，在不考虑其它损耗的情况下，其输出效率已降低了13％；第二，上述输出效率损失会导致器件发热，在许多应用中需要采用适当尺寸的封装或增加散热器来缓解器件发热问题，从而增加了系统体积和制备成本。因此，为了提高电路的整流效率，尽可 能降低二极管的正向导通压降具有非常重要的意义。

实际应用中，二极管除了工作在导通状态下，还常处于阻断状态。阻断条件下，二极管具有反向漏电流，该漏电流将会增加电路损耗，降低电路转换效率，特别是高温应用环境下。因此，除了希望二极管具有低的正向压降外，还希望器件具有较小的反向漏电流。

在很多应用中，电子电路存在电感装置，电感产生的反向电压有可能会加在二极管上，导致二极管发生雪崩击穿。通常使用雪崩能量来表征器件在不失效的情况下从电感所能吸收的最大能量，该参数主要取决于器件耗散能量的结面积大小。

技术实现要素：

本发明的目的是提出一种整流器件及其制备方法，该整流器件具有较低的正向导通压降以及高阻断电压，能够解决现有的作为整流器件的PN结二极管的开启电压高、肖特基二极管的反向耐压低且存在电流泄漏的问题。

第一方面，本发明实施例提供了一种整流器件，包括第一导电类型的衬底、元胞区和终端区；

所述元胞区的衬底正面设有沟槽型区；

所述沟槽型区底部设有第二导电类型埋层区；

所述元胞区的衬底正面除沟槽型区以外的剩余区域设有第二导电类型体区；

所述元胞区的衬底正面设有第一金属电极；

所述衬底背面设有第二金属电极。

进一步的，所述沟槽型区包括形成于所述衬底正面的沟槽，形成于所述沟槽内壁的氧化层，以及填充于所述沟槽内部的多晶硅。

进一步的，所述第一导电类型的衬底为正面生长有第一导电类型外延层的衬底。

进一步的，所述第一导电类型为N型，所述第二导电类型为P型。

进一步的，所述终端区包括场限环。

第二方面，本发明实施例提供了一种整流器件的制备方法，包括：

在第一导电类型的衬底正面形成终端区，所述衬底正面除所述终端区以外的剩余区域为元胞区；

在所述元胞区形成沟槽型区、第二导电类型埋层区和第二导电类型体区，其中，所述沟槽型区设于所述元胞区的衬底正面，所述第二导电类型埋层区设于所述沟槽型区的底部，所述第二导电类型体区设于所述元胞区的衬底正面除沟槽型区以外的剩余区域；

在上述元胞区的衬底正面制备第一金属电极；

在上述衬底背面制备第二金属电极。

进一步的，在所述元胞区形成沟槽型区、第二导电类型埋层区和第二导电类型体区，包括：

在所述衬底正面形成沟槽；

在所述沟槽底部形成第二导电类型埋层区；

在上述沟槽内壁形成氧化层；

在上述沟槽内填充多晶硅；

在所述元胞区的衬底正面除沟槽型区以外的剩余区域形成第二导电类型体区。

进一步的，所述第一导电类型的衬底为正面生长有第一导电类型外延层的衬底。

进一步的，所述第一导电类型为N型，所述第二导电类型为P型。

进一步的，在第一导电类型的衬底正面形成终端区，具体为：在N型衬底正面形成P型场限环。

本发明实施例提供的整流器件，包括第一导电类型的衬底、元胞区和终端区。其中，元胞区的衬底正面设有沟槽型区，沟槽型区底部设有第二导电类型埋层区，元胞区的衬底正面除沟槽型区以外的剩余区域设有第二导电类型体区。该整流器件中同时包含了金属-氧化物-半导体(metal-oxide-semiconductor，MOS)结构和PN结，可将MOS器件和PN二极管的优势结合到一起；且采用沟槽型结构，不会产生结型场效应管(Junction Field-Effect Transistor，JFET)寄生电阻，即不会限制正向导通压降的降低，同时还可增加器件在单位面积内的沟道密度，减低器件成本；沟槽型区底部的第二导电类型埋层区可有效提高阻断电压。因此，该整流器件不仅结构简单，而且具有低正向导通压降以及高阻断电压，性能优异。

本发明实施例提供的整流器件的制备方法，在第一导电类型的衬底正面形成终端区，在元胞区形成沟槽型区、第二导电类型埋层区和第二导电类型体区。该制备方法可与现有的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，不必增加新设备或对生产线进行大范围调整，且步骤简单，能够有效降低生产成本。

附图说明

下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技 术人员更清楚本发明的上述及其他特征和优点，附图中：

图1为半导体二极管的一种典型应用示意图；

图2为本发明实施例一提供的一种整流器件的俯视示意图；

图3为图2中一个元胞结构的截面示意图；

图4为本发明实施例一提供的一种整流器件的部分截面示意图；

图5为图3所示的元胞结构中的阳极加正电压时的工作原理示意图；

图6为图5所对应的正向工作特性仿真曲线图；

图7为图3所示的元胞结构中的阳极加电压时的工作原理示意图；

图8为图7所对应的反向工作特性仿真曲线图；

图9为本发明实施例二提供的一种整流器件的制备方法的流程示意图；

图10为图9所示实施例二中S920的具体流程示意图；

图11为图10所示S921对应的剖面结构示意图；

图12为图10所示S922对应的剖面结构示意图；

图13为图9所示S930对应的剖面结构示意图；

图14为图9所示S940对应的剖面结构示意图；

图15为图9所示S950-S960对应的剖面结构示意图；

图16为图9所示S970对应的剖面结构示意图；

图17为图9所示S980对应的剖面结构示意图；

图18为图9所示S990对应的剖面结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需 要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

实施例一

本发明实施例一提供的一种整流器件，该器件包括第一导电类型的衬底、元胞区和终端区；元胞区的衬底正面设有沟槽型区；沟槽型区底部设有第二导电类型埋层区；元胞区的衬底正面除沟槽型区以外的剩余区域设有第二导电类型体区；元胞区的衬底正面设有第一金属电极；衬底背面设有第二金属电极。

其中，终端区中包含终端结构，该终端结构具体可为场限环、场限环加场板、由结终端扩展(Junction termination extension，JTE)技术制备的终端结构或横向变掺杂(VLD)技术制备的终端结构等，在本实施例中，以场限环为例进行说明。元胞区可包含成千上万个相同的元胞结构，元胞结构的排布方式可根据需要进行设计。图2为本发明实施例一提供的一种整流器件的俯视示意图，如图2所示，该整流器件包括终端区201和元胞区202，元胞区202中包含了多个元胞结构203。图3为图2中一个元胞结构的截面示意图。

在本发明实施例中，第一导电类型具体可为N型，第二导电类型具体可为P型。相应的，图4为本发明实施例一提供的一种整流器件的部分截面示意图，如图4所示，该整流器件包括：N型衬底401、元胞区402和终端区403；元胞区的衬底正面设有沟槽型区404；沟槽型区404底部设有P型埋层区405；元胞区的衬底正面除沟槽型区404以外的剩余区域设有P型体区406；元胞区的衬底正面设有第一金属电极407；衬底401背面设有第二金属电极408。其中，N型衬底401优选为晶向为<100>的N型硅衬底；第一金属电极407和第二金属电极408优选为金属引线。

更具体的，终端区403包括场限环409；沟槽型区404包括形成于衬底正面的沟槽4041，形成于沟槽内壁的氧化层4042，以及填充于沟槽内部的多晶硅4043。

优选的，N型衬底为正面生长有N型外延层410的衬底。外延层410的厚度范围可为2～50um，电阻率的范围可为0.2～20ohm·cm。该外延层110可增强器件耐压性。

由于本发明实施例提供的整流器件中实际起到整流作用的为元胞结构，下面以图3中所示的元胞结构为例对该整流器件的工作原理作出说明。

可将第一金属电极命名为阳极，将第二金属电极命名为阴极。

图5为图3所示的元胞结构中的阳极加正电压时的工作原理示意图，图6为图5所对应的正向工作特性仿真曲线图。如图5所示，阳极加正电压时，在金属-绝缘体-半导体(Metal-Insulator-Semiconductor，MIS)(MOS)结构中P型硅表面反型，形成一N型薄层，电子从阴极向阳极流动，形成电子电流，此时为正向导通状态。

图7为图3所示的元胞结构中的阳极加电压时的工作原理示意图，图8为图7所对应的反向工作特性仿真曲线图。如图7所示，阳极加负电压时，利用PN结以及P型埋层区的电荷补偿，形成空间电荷区，阻挡载流子的移动，器件反向漏电较小，反向电压增大。P型埋层区的引入可以有效的降低器件内部电场，使得器件能够承受较高的耐压。

本发明实施例一提供的整流器件，包括第一导电类型的衬底、元胞区和终端区。其中，元胞区的衬底正面设有沟槽型区，沟槽型区底部设有第二导电类型埋层区，元胞区的衬底正面除沟槽型区以外的剩余区域设有第二导电类型体区。该整流器件中同时包含了MOS(MIS)结构和PN结，可将MOS器件和 PN二极管的优势结合到一起；且采用沟槽型结构，不会产生JFET寄生电阻，即不会限制正向导通压降的降低，同时还可增加器件在单位面积内的沟道密度，减低器件成本；沟槽型区底部的第二导电类型埋层区可有效提高阻断电压。因此，该整流器件不仅结构简单，而且具有较低的正向导通压降以及高阻断电压，性能优异。

实施例二

本发明实施例提供一种整流器件的制备方法，该方法包括：在第一导电类型的衬底正面形成终端区，衬底正面除终端区以外的剩余区域为元胞区；在元胞区形成沟槽型区、第二导电类型埋层区和第二导电类型体区，其中，沟槽型区设于元胞区的衬底正面，第二导电类型埋层区设于沟槽型区的底部，第二导电类型体区设于元胞区的衬底正面除沟槽型区以外的剩余区域；在上述元胞区的衬底正面制备第一金属电极；在上述衬底背面制备第二金属电极

其中，对于沟槽型区、第二导电类型埋层区和第二导电类型体区的制备步骤的顺序不做限定。可先制备沟槽型区和第二导电类型埋层区，再制备第二导电类型体区；也可先制备第二导电类型体区，再制备沟槽型区和第二导电类型埋层区。

优选的，第一导电类型的衬底为正面生长有第一导电类型外延层的衬底。

优选的，第一导电类型为N型，第二导电类型为P型。

优选的，在第一导电类型的衬底正面形成终端区，具体为：在N型衬底正面形成P型场限环。

以下仅给出一种优选的具体实施方式。

图9为本发明实施例二提供的一种整流器件的制备方法的流程示意图。如 图9所示，本发明实施例提供的一种整流器件的制备方法包括如下步骤：

S910、提供N型衬底。

具体的，可采用晶向为<100>的N型硅衬底。优选的，为了增强器件的耐压性，采用正面生长有N型外延层的衬底。示例性的，N型外延层的厚度范围可为2～50um，电阻率的范围可为0.2～20ohm·cm。

S920、在N型衬底正面形成终端区，衬底正面除终端区以外的剩余区域为元胞区。

示例性的，终端区包括场限环。图10为图9所示实施例二中S920的具体流程示意图，如图10所示，S920可具体包括如下步骤：

S921、采用光刻及离子注入工艺形成P型场限环。

图11为图10所示S921对应的剖面结构示意图，为了与图4中所示的整流器件的部分截面示意图进行对比，在图11以及后续的附图中，保留了图4中相同部分的附图标记，不再另行说明。具体的，如图11所示，可先在衬底正面进行涂胶(光刻胶)，随后采用场限环掩膜版对衬底正面进行遮挡并进行曝光、显影，得到具有一定形状的图形光刻胶1101，利用该图形光刻胶1101作为掩蔽层进行离子注入(如硼离子)，形成P型终端保护环，即P型场限环1102。最后去除图形光刻胶1101。

优选的，在进行涂胶之前，还可生长一层薄氧化层1103，可降低注入损伤。

S922、在上述衬底正面生长氧化层，并对上述P型场限环进行高温推阱。

图12为图10所示S922对应的剖面结构示意图。具体的，如图12所示，淀积厚度为(埃)的氧化层1201，并对上述P型场限环1102进行高温推阱(推结)，形成P型场限环409。

S930、在上述衬底正面形成沟槽。

图13为图9所示S930对应的剖面结构示意图。具体的，如图13所示，可先在上述衬底正面进行涂胶，随后采用沟槽掩膜版对衬底正面进行遮挡并进行曝光、显影，得到具有一定形状的图形光刻胶1301，利用该图形光刻胶1301作为掩蔽层进行氧化层1201刻蚀及硅刻蚀，形成沟槽(Trench)4041。

S940、在沟槽底部形成P型埋层区。

图14为图9所示S940对应的剖面结构示意图。具体的，如图14所示，利用上述图形光刻胶1301作为掩蔽层进行离子注入，形成P型埋层区405。

S950、在上述衬底正面生成氧化层。

S960、在上述衬底正面淀积多晶硅。

图15为图9所示S950-S960对应的剖面结构示意图。具体的，如图15所示，去除上述图形光刻胶1301，在上述衬底正面热生长氧化层1501，其中，生长在上述沟槽内壁的部分氧化层1501为氧化层。然后再淀积掺杂多晶硅1502，使多晶硅填满上述沟槽。利用上述图形光刻胶1301作为掩蔽层进行离子注入，形成P型埋层区405。

S970、刻蚀上述多晶硅。

图16为图9所示S970对应的剖面结构示意图。具体的，如图16所示，对上述掺杂多晶硅1502进行回刻，留下填充于上述沟槽内的多晶硅，该部分多晶硅即为多晶硅4043。

S980、刻蚀上述氧化层。

图17为图9所示S980对应的剖面结构示意图。具体的，如图17所示，可先在上述衬底正面进行涂胶，随后采用元胞区(有源区)掩膜版对衬底正面进行遮挡并进行曝光、显影，得到具有一定形状的图形光刻胶1701，利用该图形光刻胶1701作为掩蔽层进行氧化层1201刻蚀，露出元胞区(有源区)，且留下 沟槽内的氧化层4042。

S990、在元胞区的衬底正面除沟槽型区以外的剩余区域形成P型体区。

图18为图9所示S990对应的剖面结构示意图。具体的，如图18所示，可利用上述图形光刻胶1701作为掩蔽层先后进行两次硼(B)离子注入，第一次采用能量为60～120KeV，剂量为1e11～1e14，以形成P型体区(pbody区)，第二次采用能量20～40KeV，剂量为1e14～1e15，以形成良好的欧姆接触。最终形成P型体区406。随后，去除图形光刻胶1701。

优选的，之后还可进行快速热退火处理，激活上述注入的离子(杂质)。

S9100、在上述元胞区的衬底正面制备第一金属电极，在上述衬底背面制备第二金属电极。

具体的，当P型体区表面存在氧化层时，需进行氧化层刻蚀。随后在衬底正面溅射金属，并采用金属光刻掩膜版进行光刻、刻蚀等工艺形成正面金属引线，即第一金属电极407；之后对衬底背面做减薄处理，并溅射金属，采用金属光刻掩膜版进行光刻、刻蚀等工艺形成背面金属引线，即第二金属电极408。最终形成如图4所示的整流器件。

本发明实施例二提供的整流器件的制备方法，在第一导电类型的衬底正面形成终端区，在元胞区形成沟槽型极区、第二导电类型埋层区和第二导电类型体区。该制备方法可与现有的互补金属氧化物半导体CMOS工艺兼容，不必增加新设备或对生产线进行大范围调整，且步骤简单，整个工艺可仅采用4张光刻掩膜版，一次高温推阱过程，在不增加工艺难度的情况下，大大的降低了器件的制造成本。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技 术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。