一种沟槽mosfet终端结构及沟槽mosfet器件的制作方法
【技术领域】
[0001]本实用新型涉及一种终端结构，更确切地说是一种沟槽MOSFET终端结构。
【背景技术】
[0002]随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺寸是降低器件成本的两个重要手段。
[0003]如图14所示，其为现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图，通过模拟分析观察其耗尽层分布和电场分析，可以看到，两条分压区外围第一沟槽底部的第二导电类型区域只有小部分区域耗尽，且其电位线也比较疏松，电场强度很低，在终端环中的耐压作用很小；因此在此区域内采用大尺寸沟槽，完全是浪费了芯片面积。
【实用新型内容】
[0004]本实用新型的目的是提供一种沟槽MOSFET终端结构及沟槽MOSFET器件，其可以解决现有技术中存的芯片面积利用率不够，成本过高的缺点。
[0005]本实用新型采用以下技术方案:
[0006]一种沟槽MOSFET终端结构，包括:
[0007]一第一导电类型基片；
[0008]—第一导电类型外延片层，其设于所述第一导电类型基片的一侧；
[0009]若干第一分压区，其包括若干第一沟槽，所述第一沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第一沟槽内部设有多晶硅层，且所述多晶硅层淀积于所述第一沟槽的槽壁上，第一沟槽的两侧及下方在所述第一导电类型外延片中设有第二导电类型注入层；
[0010]若干第二分压区，其包括若干第二沟槽，所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层。
[0011]还包括一截止区，其包括:
[0012]—第二沟槽，其设于所述第一导电类型外延层内，且所述第二沟槽的槽壁及槽底均淀积有一第一氧化物层，且所述第二沟槽内淀积有多晶硅层；
[0013]还包括一第一导电类型注入层，其设于所述第二导电类型注入层内，且处于所述第二导电类型注入层的边缘。
[0014]接触孔，且所述接触孔内注入第二导电类型杂质，其设于第一沟槽和第二导电类型注入层内部，且设于第二导电类型注入层内的接触孔与所述第一导电类型注入层接触；
[0015]—第二氧化物层，其设第一氧化物层及及第二沟槽的外侧；
[0016]—第二金属层，其设于第二氧化物层的外侧，且第二金属层与接触孔连接。
[0017]所述第一沟槽的宽度大于所述第二沟槽的宽度。
[0018]所述第一沟槽的宽度大于或等于2um。
[0019]—种含有上述沟槽MOSFET终端结构的沟槽MOSFET器件，还包括一漏区电极，其设于所述第一导电类型基片的另一侧。
[0020]还包括:
[0021]—源极电极，其通过接触孔与第一导电类型外延片层中的源区和沟道区相连；
[0022]—栅极电极，其通过接触孔与源区中第二沟槽的多晶硅相连。
[0023]—种沟槽MOSFET器件的制备方法，包括以下步骤:
[0024]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0025]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0026]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0027]在第一氧化层上淀积多晶硅，并进行刻蚀，使得第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0028]在第一导电类型外延片层和第一沟槽内部注入第二导电类型杂质离子，通过热处理形成第二导电类型注入层，且第二导电类型注入层设于所述第一导电类型外延层的上表面和第二沟槽的下方；
[0029]在第一导电型外延层的表面上光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
[0030]淀积一第二氧化物层，形成一介质层；
[0031]接触孔光刻与刻蚀，接触孔与源区和沟道区接触，
[0032]淀积第三金属层，并进行光刻形成源极、栅极和截止区；
[0033]制备漏区电极。
[0034]还包括:
[0035]在第一导电类型外延片层的表面淀积一第三氧化物层；
[0036]对第三氧化物层进行光刻、刻蚀，形成第一沟槽及第二沟槽的刻蚀窗口及掩蔽层。
[0037]将第三氧化物层去除。
[0038]本实用新型的优点是:第一分压区内包含数个第一沟槽，由于第一沟槽未被多晶硅完全填充，所以沟道区注入时，第二导电类型杂质可以被注入到沟槽下方，形成第二导电类型注入层，在漏极高电位时，第二导电类型注入层可以完全耗尽，并将耗尽层扩展到第一导电类型外延层深处；第二分压区包含数个小尺寸沟槽，由于在终端环中大部分电场分布在靠近源区的沟槽底部，在第二分压区内的电场已明显降低，将第二分压区内的第二沟槽换为小尺寸沟槽，减少了芯片面积，降低了生产成本。
【附图说明】
[0039]下面结合实施例和附图对本实用新型进行详细说明，其中:
[0040]图1是本实用新型的沟槽MOSFET终端结构的结构示意图。
[0041]图2至图13是本实用新型的沟槽MOSFET器件的制备中间体的结构示意图。
[0042]图14是现有技术的沟槽型半导体功率器件的制造方法制造的沟槽型功率MOS器件的反向耐压仿真示意图。
【具体实施方式】
[0043]下面结合附图进一步阐述本实用新型的【具体实施方式】:
[0044]如图1所示，一种沟槽MOSFET终端结构，包括第一导电类型基片1，一第一导电类型外延片层2、若干第一分压区3、若干第二分压区4及一截止区5。第一第二分压区作为耐压环，大部分电场分布在第一分压区，第二分压区通过第二沟槽进一步提高耐压，同时节省芯片面积；截止区通过等电位设计，提高器件可靠性。
[0045]第一导电类型外延片层2设于第一导电类型基片I的一侧。第一分压区包括若干第一沟槽7，所述第一沟槽7的槽壁及槽底均淀积有一第一氧化物层11，且所述第一沟槽7内部设有多晶硅层12，且所述多晶硅层12淀积于所述第一沟槽7的槽壁上，第一沟槽7的两侧及下方在所述第一导电类型外延片2中设有第二导电类型注入层9。第二分压区包括若干第二沟槽8，所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽8内淀积有多晶硅层12。
[0046]本实用新型还包括一第一导电类型注入层10，其设于所述第二导电类型注入层9内，且处于所述第二导电类型注入层9的边缘。
[0047]截止区5包括:一第二沟槽8、接触孔13、一第二氧化物层6及一第二金属层15。第二沟槽8其设于所述第一导电类型外延层2内，且所述第二沟槽8的槽壁及槽底均淀积有一第一氧化物层11，且所述第二沟槽内淀积有多晶硅层12，且多晶硅层12将第二沟槽填充满。接触孔13内注入第二导电类型杂质，其设于第二沟槽8和第二导电类型注入层9内部，且设于第二导电类型注入层9内的接触孔13与所述第一导电类型注入层10接触。第二氧化物层6设第一氧化物层11及及第二沟槽8的外侧。第二金属层15设于第二氧化物层6的外侧，且第二金属层6与接触孔13连接。
[0048]本实用新型中第一沟槽的宽度大于所述第二沟槽的宽度，第一沟槽的宽度大于或等于2um。
[0049]本实用新型还公开了一种沟槽型半导体功率器件，其包含上述的沟槽MOSFET终端结构还包括一漏区电极、一源极电极及一栅极电极，漏区电极设于所述第一导电类型基片的另一侧。源极电极通过接触孔与第一导电类型外延片层中的源区和沟道区相连；栅极电极通过接触孔与源区第二沟槽的多晶硅相连；终端结构包括一第一分压区、一第二分压区及一截止区。
[0050]本实用新型公开了一种沟槽MOSFET半导体功率器件的制备方法，包括以下步骤:
[0051]在第一导电类型基片层上生长同型掺杂的第一导电类型外延片层；
[0052]在第一导电类型外延片层上进行沟槽刻蚀，形成第一沟槽和第二沟槽；
[0053]在第一沟槽和第二沟槽内生长第一氧化层作为栅氧；
[0054]在淀积多晶硅，并第二沟槽全部填充满，且第一沟槽的槽壁上淀积有多晶硅；
[0055]在第一导电类型外延片层和第一沟槽内部注