一种用于低温多晶硅有机发光显示器件的堆叠电容结构的制作方法
【技术领域】
[0001]本实用新型涉及低温多晶硅有机发光显示器件的制造领域，具体涉及一种用于低温多晶硅有机发光显示器件的堆叠电容结构。
【背景技术】
[0002]有源矩阵有机发光二极体(Active-matrixorganic light emitting d1de,简称:AM0LED)由低温多晶娃(Low Temperature Poly-Silicon,简称:LTPS)背板和有机发光二极体(OLED)组成。其中，多晶硅又简称为p-Si，是利用准分子激光退火技术将玻璃基板上的非晶硅转变而成的结构。采用低温多晶硅的薄膜电路可以做得更小、功耗更低。
[0003]有源矩阵有机发光二极体(AMOLED)具有自发光、薄轻、对比度高、视角广、可弯曲等特点，是未来显示技术发展的方向。有源矩阵有机发光二极体(AMOLED)的每一个像素电路中都有一个独立的薄膜晶体管(Thin Film Transistor，简称:TFT)开关和用于存储显示数据的存储电容C。显示数据存储在存储电容C后，需要存储电容C把显示数据保持一帧的时间，以保证屏幕画面的正常显示。显示屏幕分辨率越高，电容需要保持数据的时间越长，需要的电容也就越大。同时在显示屏幕不变的情况下，分辨率越高，PPI (Pixels Per Inch,表示每英寸所拥有的像素的数目)也越高，显示画面越精细逼真，而像素电路中留给电容的版图设计空间也就越小。也就是说，电容占用版图空间的大小是影响着AMOLED显示屏幕往高PPI方向发展的因素之一。
[0004]随着市场对高PPI和高分辨率的AMOLED显示屏幕的需求，迫切需要一种在有限的空间内实现大电容值的电容设计方案。
【实用新型内容】
[0005]本实用新型提供一种用于低温多晶硅有机发光显示器件的堆叠电容结构，解决了在相同的版图设计空间下提高约三倍的电容值，进而在保持电容值不变的条件下缩小电容结构所需要的版图设计空间的技术问题。
[0006]为解决上述问题，本实用新型采用的技术方案为:
[0007]一种用于低温多晶硅有机发光显示器件的堆叠电容结构，包括在玻璃基板上堆叠设置的掺杂的多晶硅层、第一介电层、第一导电层、第二介电层、第二导电层、第三介电层、第三导电层；
[0008]所述掺杂的多晶硅层与所述第二导电层通过所述第一介电层、第二介电层上设置的第一过孔连接，或者，所述掺杂的多晶硅层与第三导电层独立段通过所述第一介电层、第二介电层和第三介电层上设置的第二过孔连接，所述第三导电层独立段与所述第二导电层通过第三介电层上设置的第三过孔连接；
[0009]所述第一导电层与所述第三导电层通过第二介电层、第三介电层上设置的第四过孔连接。
[0010]进一步地，所述第一过孔设置在所述第一介电层、第二介电层的前端连接形成的介电层前端叠层上；或者，所述第二过孔设置在所述第一介电层、第二介电层和第三介电层的前端连接形成的介电层前端叠层上，第三过孔设置在第三介电层前端；
[0011 ] 所述第四过孔设置在所述第二介电层、第三介电层的后端连接形成的介电层后端叠层上。
[0012]更进一步地，第一导电层，第二导电层和第三导电层由包括但不限于MO、M0ALM0、TiAlT1、Cu、Ag的金属导体或金属导体的合金制成。
[0013]更进一步地，第一介电层、第二介电层和第三介电层由氮化娃或氧化娃等制成。
[0014]本实用新型的有益效果在于:
[0015]相对于现有的双层电极、单层介电层的电容结构，采用本实用新型的电容堆叠结构实现在相同的版图设计空间下提高约三倍的电容值，进而能够在保持电容值不变的条件下缩小电容结构所需要的版图设计空间，因此，采用本实用新型的电容堆叠结构将满足市场对高PPI和高分辨率的AMOLED显示屏幕的需求。
【附图说明】
[0016]图1是本实用新型的一种用于低温多晶硅有机发光显示器件的堆叠电容结构的实施例一的剖面示意图；
[0017]图2是本实用新型的一种用于低温多晶硅有机发光显示器件的堆叠电容结构的实施例二的剖面示意图；
[0018]图3是图1或图2中本实用新型的简化电容结构图；
[0019]图4是图1或图2中本实用新型的进一步简化电容结构图。
【具体实施方式】
[0020]下面结合附图具体阐明本实用新型的实施方式，附图仅供参考和说明使用，不构成对本实用新型专利保护范围的限制。
[0021]实施例1:
[0022]如图1所示，本实施例提供一种用于低温多晶硅有机发光显示器件的堆叠电容结构C，包括在玻璃基板I上堆叠设置的缓冲层101、掺杂的多晶硅层10、第一介电层11、第一导电层21、第二介电层12、第二导电层22、第三介电层13、第三导电层23 ；
[0023]所述掺杂的多晶硅层10与所述第二导电层22通过所述第一介电层11、第二介电层12上设置的第一过孔Hl连接；
[0024]所述第一导电层21与所述第三导电层23通过第二介电层12、第三介电层13上设置的第四过孔H4连接。
[0025]在本实施例中，所述第一过孔Hl设置在所述第一介电层11、第二介电层12的前端连接形成的介电层前端叠层上；所述第四过孔H4设置在所述第二介电层12、第三介电层13的后端连接形成的介电层后端叠层上。
[0026]在本实施例中，第一导电层21，第二导电层22和第三导电层23由金属MO、MOALMO, TiAlT1、Cu、Ag等金属导体或金属导体的合金制成。
[0027]在本实施例中，第一介电层11、第二介电层12和第三介电层13由氮化硅或氧化硅等制成。
[0028]如图1所不，所述掺杂的多晶娃层10与第一导电层21以及它们中间的第一介电层11形成第一电容Cl，所述第一导电层21与第二导电层22以及它们中间的第二介电层12形成第二电容C2，所述第二导电层22与第三导