多晶硅显示基板及其制造方法
【技术领域】
[0001]本发明是有关于一种多晶硅显示基板以及一种制造多晶硅显示基板的方法。
【背景技术】
[0002]低温多晶娃(Lowtemperature Polycrystalline Silicon, LTPS)是一种新的显示器制造技术，相较于传统非晶硅液晶显示器，低温多晶硅晶体管的载子迁移率是非晶硅晶体管的载子迁移率的一百倍，因此使用低温多晶硅所制成的显示器的反应速度极佳。另一方面，在制造低温多晶硅面板时，能够同时制造面板的驱动电路，所以低温多晶硅显示器不须要额外设置驱动芯片。因此，低温多晶硅显示器不但具有极佳的元件反应速度，也同时具备制造成本的优势。一般而言，低温多晶硅利用准分子激光作为热源，利用激光光束照射非结晶的硅层，而将非晶硅转变为多晶硅，整个处理过程可以在低于600°C的温度下完成。不过，相较于非晶硅液晶显示器，低温多晶硅显示器的制造工艺复杂，需要较多的微影蚀刻步骤，这导致较高的制造成本。因此，目前亟需一种改良的制造方法，以能减少制造低温多晶硅显示器所须的微影蚀刻步骤。
【发明内容】
[0003]本发明的一方面是提供一种多晶硅显示基板的制造方法，此多晶硅显示基板可作为低温多晶硅显示器的主动阵列基板。本发明揭露的制造方法能够减少制造低温多晶硅基板所须的微影蚀刻制程的次数。
[0004]上述多晶硅显示基板的制造方法，包含以下步骤:提供一基材，该基材包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区；形成一多晶硅层于该基材上，该多晶硅层包含一第一多晶硅层位于该主动元件区上；形成一绝缘层覆盖该多晶硅层；形成一第一导电层于该绝缘层上，该第一导电层包含一第一栅极位于该主动元件区以及一下电极位于该电容区；对该多晶硅层进行一离子掺杂步骤，以在该第一多晶硅层中形成一第一重掺杂区以及一第二重掺杂区；形成一介电层覆盖该第一导电层；图案化该介电层及该绝缘层，以暴露出该第一重掺杂区的一部分及该第二重掺杂区的一部分；形成一第二导电层于该介电层上，该第二导电层包含一第一源极电极、一第一漏极电极以及一上电极，该第一源极电极及该第一漏极电极分别连接该第一重掺杂区与该第二重掺杂区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容；形成一保护层于该第二导电层上，该保护层具有一开口露出该第一漏极电极，以及形成一像素电极于该保护层上，其中该像素电极经由该开口连接该第一漏极电极。
[0005]根据本发明一实施方式，形成该第二导电层的步骤包含沉积一材料层，以及在同一蚀刻步骤中蚀刻该材料层，而形成该第一源极电极、该第一漏极电极以及该上电极。
[0006]根据本发明一实施方式，其中形成该多晶硅层的步骤包含形成一第二多晶硅层及一第三多晶硅层于该驱动电路区上；其中形成该第一导电层的步骤还包含形成一第二栅极及一第三栅极于该驱动电路区；其中对该多晶硅层进行该离子掺杂的步骤还包含形成一第一 N型重掺杂区及一第二 N型重掺杂区于该第二多晶硅层中，以及形成一第一 P型重掺杂区及一第二 P型重掺杂区于该第三多晶硅层中；其中图案化该介电层及该绝缘层的步骤还包含暴露出该第一 N型重掺杂区的一部分、该第二 N型重掺杂区的一部分、该第一 P型重掺杂区的一部分、该第二 P型重掺杂区的一部分、该第二栅极的一部分及该第三栅极的一部分；其中形成该第二导电层于该介电层上的步骤还包含:形成一第二源极电极以及一第二漏极电极分别连接该第一 N型重掺杂区及该第二 N型重掺杂区；形成一第三源极电极及一第三漏极电极分别连接该第一 P型重掺杂区以及该第二 P型重掺杂区；以及形成一第一控制信号线以及一第二控制信号线分别连接该第二栅极与该第三栅极。
[0007]本发明的另一方面是提供一种多晶硅显示基板。此多晶硅显示基板包含一基材、一第一多晶娃层、一第一绝缘层、一第一导电层、一第一介电层、一第二导电层以及一像素电极。基材包含至少一像素区以及一驱动电路区，该像素区具有一主动元件区以及一电容区。第一多晶硅层位于该基材的该主动元件区上，且包含一源极区、一漏极区以及一通道区，该通道区位于该源极区与该漏极区之间。第一绝缘层覆盖一部分的该第一多晶硅层，并露出该第一多晶硅层的该源极区和该漏极区。第一导电层配置在该第一绝缘层上，且包含一第一栅极以及一下电极，该第一栅极位于该主动兀件区，该下电极位于该电容区。第一介电层覆盖该第一栅极以及该下电极，并露出该第一多晶硅层的该源极区和该漏极区。第二导电层设置在该第一介电层的一上表面，且该第二导电层包含一第一源极电极、一第一漏极电极及一上电极，该第一源极电极和该第一漏极电极分别连接该第一多晶硅层的该源极区和该漏极区，该上电极位于该电容区，且该上电极与该下电极形成一储存电容。像素电极电性连接该第一漏极电极。
[0008]根据本发明一实施方式，该第一源极电极、该第一漏极电极及该上电极是由同一材料层经同一微影蚀刻制程而形成。
[0009]根据本发明一实施方式，上述多晶硅显示基板可还包含一互补式薄膜晶体管设置于该基材的该驱动电路区，该互补式薄膜晶体管包含一 N型薄膜晶体管以及一 P型薄膜晶体管。N型薄膜晶体管包含一第二多晶硅层、一第二绝缘层、一第二栅极、一第二介电层、一第二源极电极及一第二漏极电极。第二多晶娃层位于该基材上，该第二多晶娃层包含一第一 N型重掺杂区及一第二 N型重掺杂区。第二绝缘层由该第一绝缘层延伸出，并覆盖一部分的该第二多晶硅层，且该第二绝缘层与该第一绝缘层为相同材料所构成。第二栅极位于该第二绝缘层上，且该第二栅极及该第一栅极实质上位于同一平面上。第二介电层由该第一介电层延伸出，并至少覆盖局部的该第二栅极。第二源极电极及第二漏极电极位于该第二介电层上，且第二源极电极及第二漏极电极分别连接该第一 N型重掺杂区及该第二 N型重掺杂区。P型薄膜晶体管包含一第三多晶硅层、一第三绝缘层、一第三栅极、一第三介电层、一第三源极电极以及一第三漏极电极。第三多晶硅层位于该基材上，该第三多晶硅层包含一第一 P型重掺杂区及一第二 P型重掺杂区。第三绝缘层由该第二绝缘层延伸出，并覆盖一部分的该第三多晶硅层，且该第三绝缘层与该第二绝缘层为相同材料所构成。第三栅极位于该第三绝缘层上，且该第三栅极及该第二栅极实质上位于同一平面上。第三介电层由该第二介电层延伸出，并至少覆盖局部的该第三栅极。第三源极电极及第三漏极电极位于该第三介电层上，且第三源极电极及第三漏极电极分别连接该第一 P型重掺杂区及该第二P型重掺杂区。该第三漏极电极实体连接该第二漏极电极。该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极为相同的材料所构成。
[0010]根据本发明一实施方式，上述的多晶娃显不基板还包含一第一控制信号线以及一第二控制信号线，分别连接该第二栅极与该第三栅极，且该第一控制信号线、该第二控制信号线及该上电极实质上位于该基材上的同一高度。
[0011]根据本发明一实施方式，该第二源极电极、该第二漏极电极、该第三源极电极、第三漏极电极及该上电极由同一材料层经同一微影蚀刻制程而形成。
[0012]根据本发明一实施方式，该第一栅极和该下电极实质上设置在该基材上的同一高度，且该第一栅极和该下电极是由同一材料层经同一微影蚀刻制程而形成。
[0013]根据本发明一实施方式，该基材包含一基板以及一缓冲层，该缓冲层