用于具有掩埋SiGe氧化物的FinFET器件的结构和方法
【技术领域】
[0001]本发明涉及用于具有掩埋SiGe氧化物的FinFET器件的结构和方法。
【背景技术】
[0002]半导体集成电路(IC)工业已经经历了指数式增长。IC材料和设计中的技术进步已经产生了数代1C，其中每代IC都具有比上一代IC更小和更复杂的电路。在IC发展过程中，功能密度(即，每一芯片面积上互连器件的数量)通常已经增加而几何尺寸(即，使用制造工艺可以制造的最小元件(或线))却已减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本而带来益处。
[0003]这种按比例缩小工艺也增加了加工和制造IC的复杂度，并且为了实现这些进步，需要IC加工和制造中的类似发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以代替平面晶体管。此外，诸如硅锗的外延生长也被引入晶体管。虽然现有的FinFET器件和制造FinFET器件的方法通常已足够满足它们的预期目的，但是它们并非在所有方面都尽如人意。例如，发现了由于锗迀移引起的晶体管泄漏。需要用于FinFET器件的结构和方法以解决上述问题。
【发明内容】
[0004]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体结构，包括:第一半导体材料的衬底，具有第一晶格常数；鳍部件，形成在所述衬底上，其中，所述鳍部件包括:所述第一半导体材料的第一部分，设置在所述衬底上方；第二半导体材料层的第二部分，设置在所述第一部分上方，其中，所述第二半导体材料具有与所述第一晶格常数不同的第二晶格常数；和所述第一半导体材料的第三部分，设置在所述第二部分上方；隔离部件，形成在所述衬底上并且设置在所述鳍部件的两侧上，其中，所述第二部分的顶面位于所述隔离部件的顶面之上并且所述第二部分包括凹进的侧壁；半导体氧化物部件，包括所述第二半导体材料，设置在所述第二部分的凹进的侧壁上，限定位于半导体氧化物部件上面并且位于所述鳍部件的第三部分下面的凹陷的空隙；以及栅极堆叠件，设置在所述鳍部件和所述隔离部件上，其中，所述栅极堆叠件包括延伸进入所述凹陷的空隙并且填充在所述凹陷的空隙中的栅极介电层，从而在所述凹陷的空隙中形成侧面电介质顶端。
[0005]在上述半导体结构中，所述半导体氧化物部件包括第一介电材料；以及所述侧面电介质顶端包括与所述第一介电材料不同的第二介电材料。
[0006]在上述半导体结构中，所述半导体氧化物部件包括氧化硅锗和氧化锗中的至少一种；以及所述侧面电介质顶端包括高k介电材料。
[0007]在上述半导体结构中，所述高k介电材料选自由HfS1、LaO、A10、ZrO, T1、Ta2O5,Y2O3, SrT13 (STO)、BaT13 (BTO)、BaZrO, HfZrO, HfLaO, HfS1、LaS1、AlS1、HfTaO, HfT1,(Ba，Sr) T13 (BST)、A1203、Si3N4和氮氧化物(S1N)组成的组。
[0008]在上述半导体结构中，所述鳍部件的第三部分位于所述隔离部件的顶面之上；以及所述侧面电介质顶端从所述隔离部件的顶面至所述第三部分的底面跨越垂直尺寸H。
[0009]在上述半导体结构中，所述侧面电介质顶端跨越水平尺寸W ;所述水平尺寸W介于从约Inm至约4nm之间；以及所述垂直尺寸H介于从约3nm至约6nm之间。
[0010]在上述半导体结构中，还包括:形成在所述鳍部件上的源极和漏极，其中，所述源极和漏极彼此跨越在第一方向上并且直接位于所述栅极堆叠件下方的沟道区插入在所述源极和漏极之间。
[0011]在上述半导体结构中，所述源极、所述漏极和所述栅极堆叠件配置为η型场效应晶体管。
[0012]在上述半导体结构中，所述第一半导体材料包括硅而所述第二半导体材料包括硅错O
[0013]在上述半导体结构中，所述栅极堆叠件还包括设置在所述栅极介电层上的栅电极，并且所述栅电极包括金属。
[0014]根据本发明的另一方面，还提供了一种半导体结构，包括:隔离部件，形成在半导体衬底中；鳍部件，在第一方向上延伸和形成在所述半导体衬底上，并且由所述隔离部件环绕，其中，所述鳍部件包括从所述半导体衬底延伸的第一部分；设置在所述第一部分上的第一半导体材料的第二部分；和设置在所述第二部分上的第二半导体材料的第三部分，其中，所述第一半导体材料具有第一晶格常数并且所述第二半导体材料具有与所述第一晶格常数不同的第二晶格常数；半导体氧化物部件，形成所述鳍部件的第二部分的侧壁；以及栅极堆叠件，在从所述鳍部件上方至所述隔离部件上方的第二方向上延伸，其中，所述栅极堆叠件包括延伸以填充凹陷的空隙的栅极介电层，所述凹陷的空隙垂直地限定在所述半导体氧化物部件和所述鳍部件的第三部分之间。
[0015]在上述半导体结构中，填充在所述凹陷的空隙中的所述栅极介电层形成位于所述半导体氧化物部件上的侧面电介质顶端；所述半导体氧化物部件包括第一介电材料；以及所述侧面电介质顶端包括与所述第一介电材料不同的第二介电材料。
[0016]在上述半导体结构中，所述半导体氧化物部件包括氧化硅锗和氧化锗中的至少一种；以及所述侧面电介质顶端包括高k介电材料。
[0017]在上述半导体结构中，所述高k介电材料包括HfS1。
[0018]在上述半导体结构中，所述鳍部件的第三部分位于所述隔离部件的顶面之上；所述侧面电介质顶端从所述隔离部件的顶面至所述第三部分的底面跨越垂直尺寸H，所述垂直尺寸H介于从约3nm至约6nm之间；以及所述侧面电介质顶端跨越水平尺寸W，所述水平尺寸W介于从约Inm至约4nm之间。
[0019]在上述半导体结构中，还包括:形成在所述鳍部件上的源极和漏极，其中，所述源极和所述漏极彼此跨越在第一方向上，并且限定在所述鳍部件中且直接位于所述栅极堆叠件下方的沟道区插入在所述源极和所述漏极之间。
[0020]在上述半导体结构中，还包括位于所述栅极堆叠件下面的沟道区，其中，所述源极、所述漏极和所述栅极堆叠件配置为η型场效应晶体管。
[0021]在上述半导体结构中，所述第一半导体材料包括硅而所述第二半导体材料包括硅锗；以及所述栅极堆叠件还包括设置在所述栅极介电层上的栅电极，并且所述栅电极包括金属。
[0022]根据本发明的又一方面，还提供了一种方法，包括:在半导体衬底上形成隔离部件，从而限定位于所述半导体衬底上的有源区；凹进所述有源区以形成鳍沟槽；通过在所述有源区内的半导体衬底上第一外延生长第一半导体层和在所述第一半导体层上第二外延生长第二半导体层而在所述鳍沟槽上形成鳍部件；对所述隔离部件实施第一凹进工艺，从而使得所述第一半导体层位于所述隔离部件下方并且嵌入在所述隔离部件中；在所述鳍部件上方和所述隔离部件上方形成伪栅极堆叠件；在所述鳍部件上形成源极和漏极；实施热氧化工艺以选择性地氧化所述第一半导体层以在所述第一半导体层的侧壁上形成半导体氧化物部件；实施第二凹进工艺，从而将所述隔离部件凹进至位于所述第二半导体层下方，从而产生垂直地限定在所述第二半导体层和所述半导体氧化物部件之间的凹陷的空隙；以及形成包括栅极介电层和栅电极的栅极堆叠件，其中，所述栅极介电层延伸至所述凹陷的空隙并且填充在所述凹陷的空隙中。
[0023]在上述方法中，在所述半导体衬底上第一外延生长所述第一半导体层包括外延生长硅锗；第二外延生长所述第二半导体层包括外延生长硅；实施所述热氧化工艺包括选择性地氧化所述硅锗以形成所述半导体氧化物部件；以及形成所述栅极堆叠件包括形成高k介电材料的所述栅极介电层。
【附图说明】
[0024]当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0025]图1是根据本发明的各个方面的用于制造FinFET器件的示例性方法的流程图。
[0026]图2是根据本发明的实施例的正在经历工艺的FinFET器件的示意性立体图。
[0027]图3至图6是根据图1的方法构建的示例性FinFET器件在各制造阶段的截面图。
[0028]图7是根据本发明的实施例的正在经历工艺的FinFET器件的示意性立体图。
[0029]图8A、图9A、图10A、图11A、图12A是根据图1的方法构建的处于各个制造阶段的FinFET器件沿着图7中的线A-A截取的截面图。
[0030]图8B、图9B、图10B、图11B、图12B是根据图1的方法构建的处于各个制造阶段的FinFET器件沿着图7中的线B-B截取的截面图。
[0031]图13和图14是图12A的FinFET器件的部分的细节。
【具体实施方式】
[0032]为了实施所提供的主题的不同特征，本发明提供了许多不同的实施例或实例。以下描述部件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，以下描述中第一部件形成在第二部件上方或上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中在第一和第二部件之间形成额外的部件的实施例，使得第一和第二部件不直接接触。再者，本发明可在各个实例中重复参照标号和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。
[0033]本发明针对，但不限制于鳍式场效应晶体管(FinFET)器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。以下公开将继续以FinFET作为实例来说明本发明的各个实施例。然而，应当理解，除非特定要求，否则本申请不应限制于器件的特定类型。
[0034]图1是根据本发明的各方面的用于制造半导体结构(具体地，包括具有一个或多