移位寄存器及其驱动方法、栅极驱动装置以及显示装置的制造方法
【专利摘要】本发明的实施例公开了移位寄存器。移位寄存器包括输入模块、输出模块、第一复位模块、第二复位模块、上拉控制模块和下拉控制模块。输入模块可根据输入信号端的输入信号，控制第一节点的电压。输出模块可根据第一节点的电压，控制信号输出端的输出信号。第一复位模块可根据来自复位信号端的复位信号，对第一节点的电压进行复位。第二复位模块可根据来自第二时钟信号端的时钟信号或第二节点的电压，对输出信号进行复位。上拉控制模块可根据第二节点的电压，控制第一节点的电压。下拉控制模块可根据第一节点的电压，控制第二节点的电压，以及响应于第一节点的电压为非有效电压，控制第二节点的电压为有效电压。
【专利说明】
移位寄存器及其驱动方法、栅极驱动装置以及显示装置
技术领域
[0001]本发明涉及显示技术领域，具体地，涉及移位寄存器及其驱动方法、栅极驱动装置、阵列基板以及显示装置。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，简称LCD)具有低福射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。液晶显示器由呈矩阵形式排列的像素单元构成。当液晶显示器进行显示时，数据驱动电路可以将输入的显示数据及时钟信号按定时锁存，并转换成模拟信号后输入到液晶面板的数据线。栅极驱动电路可将输入的时钟信号通过移位寄存器转换成控制像素单元的开启/关断的电压，并逐行施加到液晶显示器的栅极线上。
[0003]为了降低液晶显示器的生产成本，现有的栅极驱动电路通常采用阵列基板行驱动(Gate Driver on Array，简称GOA)技术而将薄膜晶体管(TFT)的栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。这种利用GOA技术而集成在阵列基板上的栅极驱动电路也称为GOA电路或移位寄存器电路。采用GOA电路的显示装置由于省去了绑定驱动电路的部分，因此，可以从材料成本和制作工艺两方面降低成本。
[0004]然而，GOA技术存在固有的使用寿命及输出稳定性等方面的问题。在设计产品的GOA设计中，如何使用较少的电路元件来实现移位寄存器功能、并且减小输出端噪声以保持栅极驱动电路长期稳定工作，是GOA设计的关键问题。
【发明内容】
[0005]本发明的实施例提供了一种移位寄存器及其驱动方法、栅极驱动装置、基板以及显示装置，其能够降低移位寄存器的输出端的噪声，提高工作的稳定性。
[0006]根据本发明的一个方面，提供了一种移位寄存器，其包括输入模块、输出模块、第一复位模块、第二复位模块、上拉控制模块以及下拉控制模块。输入模块与信号输入端、第一电压信号端和第一节点耦接，并被配置为根据来自信号输入端的输入信号，将来自第一电压信号端的第一电压信号提供给第一节点。输出模块与第一时钟信号端、信号输出端和第一节点耦接，并被配置为根据第一节点的电压，将来自第一时钟信号端的第一时钟信号提供给信号输出端，作为输出信号。第一复位模块与复位信号端、第二电压信号端和第一节点耦接，并被配置为根据来自复位信号端的复位信号，将来自第二电压信号端的第二电压信号提供给第一节点，以对第一节点的电压进行复位。第二复位模块与第二时钟信号端、第三电压信号端、第二节点和信号输出端耦接，并被配置为根据来自第二时钟信号端的第二时钟信号或第二节点的电压，将来自第三电压信号端的第三电压信号提供至信号输出端，以对输出信号进行复位。上拉控制模块与第三电压信号端、第一节点和第二节点耦接，并被配置为根据第二节点的电压，控制第一节点的电压。下拉控制模块与第二时钟信号端、第一节点、第二节点和第三电压信号端耦接，并被配置为根据第一节点的电压，控制第二节点的电压，以及响应于第一节点的电压为非有效电压，控制第二节点的电压为有效电压。
[0007]在本发明的实施例中，输入模块可包括第一晶体管，其控制极与信号输入端耦接，第一极与第一电压信号端耦接，第二极与第一节点耦接。
[0008]在本发明的实施例中，输出模块可包括第三晶体管和第一电容器。第三晶体管的控制极与第一节点耦接，第一极与第一时钟信号端耦接，第二极与信号输出端耦接。第一电容器被耦接在第一节点和信号输出端之间。
[0009]在本发明的实施例中，第一复位模块可包括第二晶体管，其控制极与复位信号端耦接，第一极与第二电压信号端耦接，第二极与第一节点耦接。
[0010]在本发明的实施例中，第二复位模块可包括第四晶体管和第五晶体管。第四晶体管的控制极与第二时钟信号端耦接，第一极与第三电压信号端耦接，第二极与信号输出端耦接。第五晶体管的控制极与第二节点耦接，第一极与第三电压信号端耦接，第二极与信号输出禹接。
[0011]在本发明的实施例中，上拉控制模块可包括第七晶体管，其控制极与第二节点耦接，第一极与第三电压信号端耦接，第二极与第一节点耦接。
[0012]在本发明的实施例中，下拉控制模块可包括第六晶体管、第八晶体管和第二电容器。第六晶体管的控制极与第一节点耦接，第一极与第三电压信号端耦接，第二极与第二节点耦接。第八晶体管的控制极和第一极与第二时钟信号端耦接，第二极与第二节点耦接。第二电容器被耦接在第二节点和第三电压信号端之间。
[0013]在本发明的实施例中，晶体管可以是N型晶体管或P型晶体管。
[0014]在本发明的实施例中，第一时钟信号与第二时钟信号具有相反的相位。
[0015]根据本发明的另一方面，提供了一种用于驱动上述移位寄存器的方法。在该方法中，第一电压信号端输出高电平的第一电压信号，第二电压信号端输出低电平的第二电压信号，第三电压信号端输出低电平的第三电压信号。在第一时间段，向信号输入端提供高电平的输入信号，向第一时钟信号端提供低电平的第一时钟信号，使得第一节点的电压达到高电平，第二节点的电压为低电平，信号输出端输出低电平的输出信号。在第二时间段，向所述第一时钟信号端提供高电平的第一时钟信号，第一节点的电压进一步升高，第二节点的电压保持在低电平，使得信号输出端输出高电平的输出信号。在第三时间段，向复位信号端提供高电平的复位信号，向第二时钟信号端提供高电平的第二时钟信号，使得第一节点的电压复位至低电平，第二节点的电压变为高电平，信号输出端输出低电平的输出信号。在第四时间段，控制第二节点的电压保持在高电平，使得第一节点的电压保持在低电平，输出信号保持在低电平。在第五时间段，向第二时钟信号端提供高电平的第二时钟信号，第二节点的电压保持在高电平，使得第一节点的电压保持在低电平，输出信号保持在低电平。
[0016]在本发明的实施例中，第一电压信号端输出低电平的第二电压信号，第二电压信号端输出高电平的第一电压信号。此外，向信号输入端提供复位信号，向复位信号端提供输入信号。
[0017]根据本发明的另一方面，提供了一种栅极驱动装置。该栅极驱动装置包括多个级联的移位寄存器，其中每级移位寄存器可以是如上所述的移位寄存器。在该栅极驱动装置中，各级移位寄存器的信号输出端与下一级移位寄存器的信号输入端耦接，各级移位寄存器的复位信号端与下一级移位寄存器的信号输出端耦接。
[0018]在本发明的实施例中，相邻两级移位寄存器的第一时钟信号端的时钟信号具有相反的相位，第二时钟信号端的时钟信号具有相反的相位。
[0019]根据本发明的另一方面，提供了一种阵列基板，其包括如上所述的栅极驱动装置。
[0020]根据本发明的另一方面，提供了一种显示装置，其包括如上所述的阵列基板。
[0021]根据本发明的实施例的移位寄存器能够仅采用较少的元件，减小信号输出端噪声，以保护栅极驱动电路长期稳定工作。
【附图说明】
[0022]为了更清楚地说明本发明的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅是本发明的一些实施例，而非对本发明的限制，其中:
[0023]图1是根据本发明的实施例的移位寄存器的示意性框图；
[0024]图2是根据本发明的实施例的移位寄存器的示例性电路图；
[0025]图3是如图2所示的移位寄存器的各信号的时序图；
[0026]图4是如图2所不的移位寄存器在用于反向扫描时的不意图；
[0027]图5是根据本发明的实施例的驱动移位寄存器的方法的示意性流程图；
[0028]图6是根据本发明的实施例的栅极驱动装置的示例性结构图。
【具体实施方式】
[0029]为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明的范围。
[0030]在下文中，除非特别说明，表述“元件A耦接到元件B”意为元件A“直接”或通过一个或多个其它元件“间接”连接到元件B。
[0031]图1示出了根据本发明的实施例的移位寄存器100的示意性框图。如图1所示，移位寄存器100可包括输入模块110、输出模块120、第一复位模块130、第二复位模块140、上拉控制模块150以及下拉控制模块160。
[0032]输入模块110可与第一电压信号端VDD，信号输入端IN和第一节点PU耦接。输入模块110可在来自信号输入端IN的输入信号INPUT的控制下，将来自第一电压信号端VDD的第一电压信号Vdd提供至第一节点PU(也可称为“上拉节点”)。
[0033]输出模块120可与第一节点PU、第一时钟信号端CLK和信号输出端OUT耦接。输出模块120可在第一节点PU的电压的控制下，控制信号输出端OUT的输出信号OUTPUT O具体地，当第一节点PU的电压是有效电压时，输出模块120可将第一时钟信号CLKl提供至信号输出端OUTo
[0034]第一复位模块130可与第一节点PU、第二电压信号端VSS和复位信号端RST耦接。第一复位模块130可在来自复位信号端RST的复位信号RESET的控制下，将来自第二电压信号端VSS的第二电压信号Vss提供至第一节点PU，以对第一节点PU的电压进行复位。
[0035]第二复位模块140可与第二时钟信号端CLKB、第三电压信号端VGL、第二节点H)(也可称为“下拉节点”)和信号输出端OUT耦接。第二复位模块140可在第二节点PD的电压或来自第二时钟信号端CLKB的第二时钟信号CLK2的控制下，将来自第三电压信号端VGL的第三电压信号Vgl提供至信号输出端OUT，以对输出信号OUTPUT进行复位。
[0036]上拉控制模块150可与第一节点PU、第二节点H)和第三电压信号端VGL耦接。上拉控制模块150可在第二节点PD的电压的控制下，将第三电压信号Vgl提供至第一节点PU。具体地，当第二节点PD的电压是有效电压时，上拉控制模块150将第三电压信号Vgl提供至第一节点HJ，第一节点PU的电压与第三电压信号Vgl的电压相同。
[0037]下拉控制模块160可与第一节点PU、第二节点H)、第二时钟信号端CLKB和第三电压信号端VGL耦接。下拉控制模块160可在第一节点PU的电压的控制下，控制第二节点PD的电压。具体地，在第一节点PU的电压为有效电压时，将第三电压信号Vgi提供至第二节点ro，第二节点F1D的电压与第三电压信号Vgl的电压相同。另外，下拉控制模块160还可在第一节点HJ的电压为非有效电压时，控制第二节点ro的电压为有效电压。
[0038]在本发明的实施例中，非有效电压是指禁用输出模块120的电压。在非有效电压的情况下，输出模块120不工作，不能将第一时钟信号提供给信号输出端OUT。相应地，有效电压是指启用输出模块120的电压。在有效电压的情况下，输出模块120工作，以将第一时钟信号提供给信号输出端OUT。
[0039]在本发明的实施例中，第一电压信号Vdd是移位寄存器100的工作电压，其是高电平信号，第二电压信号Vss是低电平信号，第三电压信号Vgl也是低电平信号，但第二电压信号端VSS和第三电压信号端VGL之间不相连。
[0040]在本发明的实施例中，第一时钟信号CLKl与第二时钟信号CLK2具有相同的信号周期和相反的相位。
[0041]图2示出了图1所示的移位寄存器100的示例性电路图。在实施例中，所采用的晶体管可以是N型晶体管或者P型晶体管。具体地，晶体管可以是N型或P型场效应晶体管(MOSFET)，或者N型或P型双极性晶体管(BJT)。在本发明的实施例中，晶体管的栅极被称为控制极。由于晶体管的源极和漏极是对称的，因此对源极和漏极不做区分，即晶体管的源极为第一极(或第二极)，漏极为第二极(或第一极)。进一步，可以采用具有选通信号输入的任何受控开关器件来实现晶体管的功能，将用于接收控制信号(例如用于开启和关断受控开关器件)的开关器件的受控中间端称为控制极，另外两端分别为第一极和第二极。以下，以N型晶体管为例进行详细的描述。
[0042]如图2所不，输入模块110可包括第一晶体管Ml。第一晶体管Ml的控制极与信号输入端IN親接，第一极与第一电压信号端VDD耦接，第二极与第一节点PU耦接。
[0043]输出模块120可包括第三晶体管M3和第一电容器Cl。第三晶体管M3的控制极与第一节点HJ耦接，第一极与第一时钟信号端CLK耦接，第二极与信号输出端OUT耦接。第一电容器Cl的一端与第一节点HJ耦接，另一端与信号输出端耦接。
[0044]第一复位模块130可包括第二晶体管M2。第二晶体管M2的控制极与复位信号端RST耦接，第一极与第二电压信号端VSS耦接，第二极与第一节点PU耦接。
[0045 ]第二复位模块140可包括第四晶体管M4和第五晶体管M5。第四晶体管M4的控制极与第二时钟信号端CLKB耦接，第一极与第三电压信号端VGL耦接，第二极与信号输出端OUT耦接。第五晶体管M5的控制极与第二节点H)耦接，第一极与第三电压信号端VGL耦接，第二极与信号输出端OUT耦接。
[0046]上拉控制模块150可包括第七晶体管M7。第七晶体管M7的控制极与第二节点PD耦接，第一极与第三电压信号端VGL耦接，第二极与第一节点PU耦接。
[0047]下拉控制模块160可包括第六晶体管M6、第八晶体管M8和第二电容器C2。第六晶体管M6的控制极与第一节点PU耦接，第一极与第三电压信号端VGL耦接，第二极与第二节点H)耦接。第八晶体管M8的控制极和第一极与第二时钟信号端CLKB耦接，第二极与第二节点PD耦接。第二电容器C2的一端与第二节点H)耦接，另一端与第三电压信号端VGL耦接。
[0048]下面结合图3所示的时序图，对如图2所示的移位寄存器100在正向扫描时的工作过程进行详细描述。在以下的描述中，第一电压信号Vdd是用作工作电压的高电平信号，第二电压信号VSS是低电平信号，第三电压信号VGL也是低电平信号。
[0049]在第一时间段(Tl)，第一时钟信号CLKl是低电平，第二时钟信号CLK2是高电平，输入信号INPUT是高电平，复位信号RESET是低电平。在Tl期间，第一晶体管Ml导通，输入信号INPUT对第一电容器Cl充电，第一节点PU的电压上升到高电平。此外，第三晶体管导通，使信号输出端OUT输出低电平的第一时钟信号CLKl，作为输出信号OUTPUT。第六晶体管M6导通，对第二电容器C2放电，从而使第二节点PD的电压下降到低电平。第五晶体管M5和第七晶体管M7截止，保证了稳定的信号输出。
[0050]在第二时间段(T2)，第一时钟信号CLKl是高电平，第二时钟信号CLK2是低电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T2期间，第一晶体管Ml截止，第一电容器Cl放电，第一节点PU的电压由于自举作用(bootstrapping)而被进一步上拉，第二节点F1D的电压保持为低电平。由于第一节点PU的电压在第一时间段的基础上进一步升高，第三晶体管M3保持导通状态。因此，信号输出端OUT输出高电平的第一时钟信号CLKl，即信号输出端输出用于驱动栅线的输出信号OUTPUT。另一方面，第六晶体管M6保持导通状态，以使第五晶体管M5和第七晶体管M7保持截止。同时，第四晶体管M4截止，避免了信号输出端输出的高电平信号被下拉至低电平VGL，保证了信号输出端的信号的稳定输出。
[0051 ]在第三时间段(T3)，第一时钟信号CLKl是低电平，第二时钟信号CLK2是高电平，输入信号INPUT是低电平，复位信号RESET是高电平。在T3期间，第二晶体管M2导通，使第一节点PU的电压被复位到低电平，进而使第三晶体管M3截止。同时，第四晶体管M4导通，输出信号端OUT输出低电平的输出信号OUTPUT。此外，第八晶体管M8导通，使第二节点PD的电压上升为高电平，并对第二晶体管C2充电。因此，第五晶体管M5和第七晶体管M7导通，使第一节点HJ的电压和信号输出端OUT保持低电平。
[0052]在第四时间段(T4)，第一时钟信号CLKl是高电平，第二时钟信号CLK2是低电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T4期间，第二晶体管C2放电，以维持第二节点H)的电压为高电平。因此，保证了第五晶体管M5和第七晶体管M7导通，使第一节点PU的电压和信号输出端OUT保持低电平，并且第六晶体管M6截止。因此，消除由第一时钟信号C LKI产生的親合噪声电压，保证信号输出的稳定性。
[0053]在第五时间段(T5)，第一时钟信号CLKl是低电平，第二时钟信号CLK2是高电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T5期间，第八晶体管M8导通，使第二节点H)的电压保持为高电平，同时对第二晶体管C2充电。第五晶体管M5和第七晶体管M7导通，使第一节点HJ的电压和输出信号OUTPUT保持为低电平，从而保证信号输出的稳定性。
[0054]在随后的时间段，移位寄存器依次重复上述第四时间段(T4)和第五时间段(T5)的操作，使第一节点PU的电压和信号输出端的输出信号保持为低电平，直到移位寄存器在信号输入端IN接收到高电平的输入信号INPUT。
[0055]从以上的描述可以看出，根据本发明实施例的移位寄存器在非输出状态期间(SP输出信号端OUT不输出高电平的驱动信号期间)将信号输出端OUT和第一节点PU保持在低电平，从而对信号输出端OUT和第一节点循环放噪，从而消除了输出端噪声，提高了工作稳定性，延长了使用寿命；同时，根据本发明实施例的移位寄存器中采用的晶体管较少，因而能够实现已经显示器的窄边框设计。
[0056]图4不出了图1所不的移位寄存器100在用于反向扫描时的不意性电路图。与图2所示移位寄存器在正向扫描时的示意性电路图类似，区别在于，图4中移位寄存器的信号输入端IN相当于图2中移位寄存器的复位信号端RST，图4中移位寄存器的复位信号端RST相当于图2中移位寄存器的信号输入端IN，图4中移位寄存器的第一电压信号端VDD相当于图2中移位寄存器的第二电压信号端VSS，图4中移位寄存器的第二电压信号端VSS相当于图2中移位寄存器的第一电压信号端VDD。
[0057 ]具体地，在反向扫描中，第二晶体管M2构成输入模块110。第二晶体管M2的控制极与信号输入端IN親接，第一极与第一电压信号端VDD耦接，第二极与第一节点PU耦接。
[0058]第一晶体管Ml构成第一复位模块130。第一晶体管Ml的控制极与复位信号端RST耦接，第一极与第二电压信号端VSS耦接，第二极与第一节点PU耦接。
[0059]此外，反向扫描中的输出模块120、第二复位模块140、上拉控制模块150以及下拉控制模块160的配置与正向扫描相同，在此省略其说明。
[0060]本领域的技术人员可以理解的是，所公开的移位寄存器在反向扫描时的工作过程与其在正向扫描时类似。
[0061 ]具体地，在第一时间段(Tl)，第一时钟信号CLKl是低电平，第二时钟信号CLK2是高电平，输入信号INPUT是高电平，复位信号RESET是低电平。在Tl期间，第二晶体管M2导通，输入信号INPUT对第一电容器Cl充电，第一节点PU的电压上升到高电平。此外，第三晶体管导通，使信号输出端OUT输出低电平的第一时钟信号CLKI，作为输出信号OUTPUT。第六晶体管M6导通，对第二电容器C2放电，从而使第二节点PD的电压下降到低电平。第五晶体管M5和第七晶体管M7截止，保证了稳定的信号输出。
[0062]在第二时间段(T2)，第一时钟信号CLKl是高电平，第二时钟信号CLK2是低电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T2期间，第二晶体管M2截止，第一电容器Cl放电，第一节点PU的电压由于自举作用(bootstrapping)而被进一步上拉，第二节点F1D的电压保持为低电平。由于第一节点PU的电压在第一时间段的基础上进一步升高，第三晶体管M3保持导通状态。因此，信号输出端OUT输出高电平的第一时钟信号CLKl，即信号输出端输出用于驱动栅线的输出信号OUTPUT。另一方面，第六晶体管M6保持导通状态，以使第五晶体管M5和第七晶体管M7保持截止。同时，第四晶体管M4截止，避免了信号输出端输出的高电平信号被下拉至低电平VGL，保证了信号输出端的信号的稳定输出。
[0063]在第三时间段(T3)，第一时钟信号CLKl是低电平，第二时钟信号CLK2是高电平，输入信号INPUT是低电平，复位信号RESET是高电平。在T3期间，第一晶体管Ml导通，使第一节点PU的电压被复位到低电平，进而使第三晶体管M3截止。同时，第四晶体管M4导通，输出信号端OUT输出低电平的输出信号OUTPUT。此外，第八晶体管M8导通，使第二节点PD的电压上升为高电平，并对第二晶体管C2充电。因此，第五晶体管M5和第七晶体管M7导通，使第一节点HJ的电压和信号输出端OUT保持低电平。
[0064]此外，反向扫描时的第四时间段(T4)和第五时间段(T5)与图3中正向扫描时的操作类似，在此省略其说明。
[0065]在本发明的实施例中，所公开的移位寄存器在反向扫描时也能够在非输出状态期间，使第一节点HJ的电压与信号输出端OUT的电压保持为低电平，从而消除噪声。
[0066]图5是根据本发明的实施例的驱动如图1所示的移位寄存器100的方法的示意性流程图。在本发明的实施例中，第一电压信号Vdd是高电平信号，第二电压信号Vss是低电平信号，第三电压信号Vgl也是低电平信号。
[0067]在步骤S510，向信号输入端提供高电平的输入信号，向第一时钟信号端提供低电平的第一时钟信号，使得第一节点的电压达到高电平，第二节点的电压为低电平，信号输出端输出低电平的输出信号。
[0068]在步骤S520，向第一时钟信号端提供高电平的第一时钟信号，第一节点的电压进一步升高，第二节点的电压保持在低电平，使得信号输出端输出高电平的输出信号。
[0069]在步骤S530，向复位信号端提供高电平的复位信号，向第二时钟信号端提供高电平的第二时钟信号，使得第一节点的电压复位至低电平，第二节点的电压变为高电平，输出信号输出低电平的输出信号；
[0070]在步骤S540，控制第二节点的电压保持在高电平，使得第一节点的电压保持在低电平，输出信号保持在低电平；
[0071]在步骤S550，向第二时钟信号提供高电平的第二时钟信号，第二节点的电压保持在高电平，使得第一节点的电压保持在低电平，输出信号保持在低电平。
[0072]以上所描述的为移位寄存器100在正向扫描时的驱动方法的示意性流程图，本领域技术人员可以理解的是，移位寄存器100在反向扫描时的驱动方法的流程与上述流程类似。区别在于:向第一电压信号端VDD提供相当于正向扫描时的低电平的第二电压信号vss，向第二电压信号端VSS提供相当于正向扫描时的高电平的第一电压信号Vdd，以及向信号输入端IN提供相当于正向扫描时的复位信号，向复位信号端RST提供相当于正向扫描时的输入信号。在此省略其具体说明。
[0073]图6示出根据本发明的实施例的栅极驱动装置600的示意性结构图。如图6所示，栅极驱动装置600可包括N+1个级联的移位寄存器SR1、SR2、…、SRn、SR(n+l)，每级移位寄存器都可以采用上文中所描述的移位寄存器结构。
[0074]在栅极驱动装置600中，每级移位寄存器的端口可包括:第一电压信号端VDD、第二电压信号端VSS、第三电压信号端VGL、第一时钟信号输入端CLK，第二时钟信号端CLKB、信号输入端IN，复位信号端RST，以及信号输出端OUT。
[0075]每一级移位寄存器SRn的信号输出端OUT与下一级移位寄存器SR(n+l)的信号输入端IN耦接，每一级移位寄存器SRn的复位信号端RST与下一级移位寄存器SR(n+l)的信号输出端OUT耦接，第一级移位寄存器的信号输入端INPUT输入帧启动信号STV ο例如，第一级移位寄存器SRl的复位信号端RST接收来自第二级移位寄存器SR2的信号输出端OUT的输出信号OUTPUT，作为第一级移位寄存器SRl的复位信号RESET。第二级移位寄存器SR2的信号输入端IN接收来自第一级移位寄存器SRl的信号输出端OUT的输出信号OUTPUT，作为第二级移位寄存器SRl的输入信号INPUT。
[0076]此外，相邻两级移位寄存器的第一时钟信号输入端CLK输入的时钟信号具有相反的相位，第二时钟信号端输入的时钟信号具有相反的相位。例如，奇数行移位寄存器的第一时钟信号端CLK输入第一时钟信号CLKl，第二时钟信号端CLKB输入第二时钟信号CLK2，而偶数行移位寄存器的第一时钟信号端CLK输入第二时钟信号CLK2，第二时钟信号端CLKB输入第一时钟信号CLKl，其中第一时钟信号CLKl和第二时钟信号CLK2具有相反的相位。
[0077]以上对本发明的若干实施方式进行了详细描述，但本发明的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行各种修改、替换或变形。本发明的保护范围由所附权利要求限定。
【主权项】
1.一种移位寄存器，包括: 输入模块，其与信号输入端、第一电压信号端和第一节点耦接，并被配置为根据来自所述信号输入端的输入信号，将来自所述第一电压信号端的第一电压信号提供给所述第一节占.V ， 输出模块，其与第一时钟信号端、信号输出端和所述第一节点耦接，并被配置为根据所述第一节点的电压，将来自所述第一时钟信号端的第一时钟信号提供给所述信号输出端，作为输出信号； 第一复位模块，其与复位信号端、第二电压信号端和所述第一节点耦接，并被配置为根据来自所述复位信号端的复位信号，将来自所述第二电压信号端的第二电压信号提供给所述第一节点，以对所述第一节点的电压进行复位； 第二复位模块，其与第二时钟信号端、第三电压信号端、第二节点和所述信号输出端耦接，并被配置为根据来自所述第二时钟信号端的第二时钟信号或所述第二节点的电压，将来自所述第三电压信号端的第三电压信号提供给所述信号输出端，以对所述输出信号进行复位； 上拉控制模块，其与所述第三电压信号端、所述第一节点和所述第二节点耦接，并被配置为根据所述第二节点的电压，控制所述第一节点的电压； 下拉控制模块，其与所述第二时钟信号端、所述第一节点、所述第二节点和所述第三电压信号端耦接，并被配置为根据所述第一节点的电压，控制所述第二节点的电压，以及响应于所述第一节点的电压为非有效电压，控制所述第二节点的电压为有效电压。2.根据权利要求1所述的移位寄存器，其中，所述输入模块包括: 第一晶体管，其控制极与所述信号输入端耦接，第一极与所述第一电压信号端耦接，第二极与所述第一节点耦接。3.根据权利要求1或2所述的移位寄存器，其中，所述输出模块包括: 第三晶体管，其控制极与所述第一节点耦接，第一极与所述第一时钟信号端耦接，第二极与所述信号输出端耦接;以及 第一电容器，其被耦接在所述第一节点和所述信号输出端之间。4.根据权利要求1至3中的任意一项所述的移位寄存器，其中，所述第一复位模块包括: 第二晶体管，其控制极与所述复位信号端耦接，第一极与所述第二电压信号端耦接，第二极与所述第一节点親接。5.根据权利要求1至4中的任意一项所述的移位寄存器，其中，所述第二复位模块包括: 第四晶体管，其控制极与所述第二时钟信号端耦接，第一极与所述第三电压信号端耦接，第二极与所述信号输出端耦接;以及 第五晶体管，其控制极与所述第二节点耦接，第一极与所述第三电压信号端耦接，第二极与所述信号输出端耦接。6.根据权利要求1至5中的任意一项所述的移位寄存器，其中，所述上拉控制模块包括: 第七晶体管，其控制极与所述第二节点耦接，第一极与所述第三电压信号端耦接，第二极与所述第一节点親接。7.根据权利要求1至6中的任意一项所述的移位寄存器，其中，所述下拉控制模块包括: 第六晶体管，其控制极与所述第一节点耦接，第一极与所述第三电压信号端耦接，第二极与所述第二节点耦接； 第八晶体管，其控制极和第一极与所述第二时钟信号端耦接，第二极与所述第二节点耦接;以及 第二电容器，其被耦接在所述第二节点和所述第三电压信号端之间。8.根据权利要求2至7中的任意一项所述的移位寄存器，其中，所述晶体管为N型晶体管或P型晶体管。9.根据权利要求1至8中的任意一项所述的移位寄存器，其中，所述第一时钟信号与所述第二时钟信号具有相反的相位。10.—种用于驱动如权利要求1至9中的任意一项所述的移位寄存器的方法，其中，第一电压信号端输出高电平的第一电压信号，第二电压信号端输出低电平的第二电压信号，第三电压信号端输出低电平的第三电压信号，所述方法包括: 在第一时间段，向信号输入端提供高电平的输入信号，向第一时钟信号端提供低电平的第一时钟信号，使得第一节点的电压达到高电平，第二节点的电压为低电平，信号输出端输出低电平的输出信号； 在第二时间段，向所述第一时钟信号端提供高电平的第一时钟信号，所述第一节点的电压进一步升高，所述第二节点的电压保持在低电平，使得所述信号输出端输出高电平的输出信号； 在第三时间段，向复位信号端提供高电平的复位信号，向第二时钟信号端提供高电平的第二时钟信号，使得所述第一节点的电压复位至低电平，所述第二节点的电压变为高电平，所述信号输出端输出低电平的输出信号； 在第四时间段，控制所述第二节点的电压保持在高电平，使得所述第一节点的电压保持在低电平，所述输出信号保持在低电平； 在第五时间段，向所述第二时钟信号端提供高电平的第二时钟信号，所述第二节点的电压保持在高电平，使得所述第一节点的电压保持在低电平，所述输出信号保持在低电平。11.根据权利要求10所述的方法，其中， 所述第一电压信号端输出低电平的第二电压信号，所述第二电压信号端输出高电平的第一电压信号； 向所述信号输入端提供复位信号，向所述复位信号端提供输入信号。12.一种栅极驱动装置，包括:多个级联的移位寄存器，其中，每级移位寄存器是如权利要求I至9中的任意一项所述的移位寄存器， 其中，各级移位寄存器的信号输出端与下一级移位寄存器的信号输入端耦接，各级移位寄存器的复位信号端与下一级移位寄存器的信号输出端耦接。13.根据权利要求12所述的栅极驱动装置，其中， 相邻两级移位寄存器的第一时钟信号端的时钟信号具有相反的相位，第二时钟信号端的时钟信号具有相反的相位。14.一种阵列基板，包括如权利要求12或13所述的栅极驱动装置。15.—种显示装置，包括如权利要求14所述的阵列基板。
【文档编号】G11C19/28GK106023946SQ201610632651
【公开日】2016年10月12日
【申请日】2016年8月4日
【发明人】古宏刚, 邵贤杰, 宋洁, 王倩倩
【申请人】京东方科技集团股份有限公司, 合肥京东方光电科技有限公司