电平转移电路及其驱动方法、栅极驱动电路和显示装置的制造方法
【专利摘要】本发明提供一种电平转移电路，包括：信号输入端、第一高电平输入端、第二高电平输入端、低电平输入端、预输出端、存储电容、预充模块和升压模块；存储电容的第一端与预输出端相连；预充模块的控制端与电平转移电路的输入端相连，第一输入端与第一高电平输入端相连，第二输入端与低电平输入端相连，第一输出端与存储电容的第一端相连，第二输出端与存储电容的第二端相连；升压模块的控制端与电平转移电路的输入端相连，输入端与第二高电平输入端相连，输出端与存储电容的第二端相连。本发明还提供一种电平转移电路的驱动方法、栅极驱动电路和显示装置。本发明的电平转移电路能够提高升压效率。
【专利说明】
电平转移电路及其驱动方法、栅极驱动电路和显示装置
技术领域
[0001]本发明涉及显示技术领域，具体涉及一种电平转移电路及其驱动方法、栅极驱动电路和显示装置。
【背景技术】
[0002]薄膜晶体管液晶显示装置以其显示画质好、低电压、低功耗、响应速度快等特点收到了广泛好评。显示装置包括设置有薄膜晶体管阵列的阵列基板，进行显示时，通过移位寄存器向每行栅线依次提供扫描信号，使得每一行的薄膜晶体管依次开启。薄膜晶体管所需要的开启电压较高，而移位寄存器输出的电压较低，不能达到打开薄膜晶体管开关的要求。为此，通常利用电平转移电路将较低的电平转换为较高的电平信号。
[0003]电平转移电路中设置有储能元件，现有技术的电平转移电路通常采用电感作为储能元件，并配合使用二极管，这就导致电路的电子器件较多，占用面积较大，耗能较大，电平转换效率较低。
【发明内容】
[0004]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种电平转移电路及其驱动方法、栅极驱动电路和显示装置，以提高电平转换效率。
[0005]为了解决上述技术问题之一，本发明提供一种电平转移电路，包括:
[0006]信号输入端、第一高电平输入端、第二高电平输入端、低电平输入端、预输出端；
[0007]存储电容，所述存储电容的第一端与所述预输出端相连；
[0008]预充模块，所述预充模块的控制端与所述信号输入端相连，所述预充模块的第一输入端与所述第一高电平输入端相连，所述预充模块的第二输入端与所述低电平输入端相连，所述预充模块的第一输出端与所述存储电容的第一端相连，所述预充模块的第二输出端与所述存储电容的第二端相连;所述预充模块的第一输入端与第一输出端用于在所述信号输入端输入高电平的控制信号时导通、并在所述信号输入端输入低电平的控制信号时断开;所述预充模块的第二输入端与第二输出端用于在所述信号输入端输入所述高电平信号时导通、并在所述信号输入端输入所述低电平信号时断开;和
[0009]升压模块，所述升压模块的控制端与所述信号输入端相连，所述升压模块的输入端与所述第二高电平输入端相连，所述升压模块的输出端与所述存储电容的第二端相连，所述升压模块的输入端与输出端用于在所述信号输入端输入所述高电平的控制信号时断开、并在所述信号输入端输入所述低电平的控制信号时导通；
[0010]其中，所述第二高电平输入端与所述低电平输入端之间的电压差与所述第一高电平输入端的电压之和大于所述高电平的控制信号的电压。
[0011]优选地，所述电平转移电路还包括:
[0012]最终输出端;和
[0013]输出模块，所述输出模块的第一输入端与所述预输出端相连，所述输出模块的第二输入端与所述低电平输入端相连，所述输出模块的控制端与所述信号输入端相连，所述输出模块的输出端与所述最终输出端相连;所述输出模块的第一输入端与输出端用于在该输出模块的控制端接收到所述低电平的控制信号时导通，所述输出模块的第二输入端与输出端用于在该输出模块的控制端接收到所述高电平的控制信号导通。
[0014]优选地，所述预充模块包括第一预充单元和第二预充单元，
[0015]所述第一预充单元控制端和所述第二预充单元的控制端相连，并共同形成为所述预充模块的控制端，所述第一预充单元的输入端为所述预充模块的第一输入端，所述第一预充单元的输出端为所述预充模块的第一输出端;所述第一预充单元的输入端与输出端用于在该第一预充单元的控制端接收到所述高电平的控制信号时导通、并在该第一预充单元的控制端接收到所述低电平的控制信号时断开；
[0016]所述第二预充单元的输入端为所述预充模块的第二输入端，所述第二预充单元的输出端为所述预充模块的第二输出端;所述第二预充单元的输入端与输出端用于在该第二预充单元的控制端接收到所述高电平的控制信号时导通、并在该第二预充单元的控制端接收到所述低电平的控制信号时断开。
[0017]优选地，所述第一预充单元包括第一P型晶体管、第一 N型晶体管和第二 P型晶体管，
[0018]所述第一N型晶体管的栅极和所述第一 P型晶体管的栅极相连，并共同形成所述第一预充单元的控制端，所述第一 P型晶体管的第一极与所述存储电容的第一端相连，所述第一 P型晶体管的第二极、所述第一 N型晶体管的第二极和所述第二 P型晶体管的栅极连接在一起，所述第一 N型晶体管的第一极与所述低电平输入端相连，所述第二 P型晶体管的第一极为所述第一预充单元的输入端，所述第二 P型晶体管的第二极为所述第一预充单元的输出端。
[0019]优选地，所述第二预充单元包括第二N型晶体管，所述第二N型晶体管的栅极为所述第二预充单元的控制端，所述第二 N型晶体管的第一极为所述第二预充单元的输入端，所述第二 N型晶体管的第二极为所述第二预充单元的输出端。
[0020]优选地，所述升压模块包括第三P型晶体管，所述第三P型晶体管的栅极为所述升压模块的控制端，所述第三P型晶体管的第一极为所述升压模块的输入端，所述第三P型晶体管的第二极为所述升压模块的输出端。
[0021 ]优选地，所述输出模块包括第三N型晶体管和第四P型晶体管，所述第三N型晶体管的栅极和所述第四P型晶体管的栅极相连并共同形成所述输出模块的控制端，所述第四P型晶体管的第一极为所述输出模块的第一输入端，所述第三N型晶体管的第一极为所述输出模块的第二输入端，所述第四P型晶体管的第二极和所述第三N型晶体管的第二极相连并共同形成所述输出模块的输出端。
[0022]优选地，所述第一高电平输入端的电压与所述第二高电平输入端的电压相等。
[0023]相应地，本发明还提供一种上述电平转移电路的驱动方法，包括:在预充阶段，向所述电平转移电路的信号输入端提供高电平的控制信号，以使所述预充模块的第一输入端与第一输出端导通、所述预充模块的第二输入端与第二输出端导通、所述升压模块的输入端与输出端断开；
[0024]在升压阶段，向所述电平转移电路的信号输入端提供低电平的控制信号，以使所述预充模块的第一输入端与第一输出端断开、所述预充模块的第二输入端与第二输出端断开、所述升压模块的输入端与输出端导通。
[0025]相应地，本发明还提供一种栅极驱动电路，包括多个级联的移位寄存单元和多个电平转移电路，每个移位寄存单元对应一个电平转移电路，所述电平转移电路为本发明提供的上述电平转移电路，所述电平转移电路的信号输入端与相应的移位寄存单元的输出端相连。
[0026]相应地，本发明还提供一种显示装置，包括本发明提供的上述栅极驱动电路。
[0027]当信号输入端输入高电平的控制信号时，存储电容的第一端与第一高电平输入端VDDI导通，存储电容的第二端与低电平输入端VSS导通，因此，存储电容的第一端电位达到Vddl、第二端的电位为Vss。当信号输入端输入低电平的控制信号时，存储电容的第二端的电位由低电平电位Vss升高至Vdd2，存储电容的第一端处于悬浮状态，由于存储电容的自举作用使其两端之间的电压保持不变，因此，当存储电容的第二端的电位升高时，其第一端的电位也会随之升高，达到Vddl + (Vdd2-Vss)，而Vddl + (Vdd2-Vss)大于信号输入端输入的高电平的控制信号的电压值，从而实现了升压。和现有技术中利用电感作为储能元件的方式相比，本发明通过存储电容的自举作用，能够提高升压的效率，也不需要设置二极管，从而减少了器件的数量，降低了耗能。
【附图说明】
[0028]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0029]图1是本发明的实施例中提供的电平转移电路的模块结构示意图；
[0030]图2是本发明的实施例中提供的电平转移电路的具体结构示意图；
[0031]图3是图2所示的电平转移电路中相关信号端的信号波形示意图。
[0032]其中，附图标记为:
[0033]10、预充模块；11、第一预充单元；12、第二预充单元;20、升压模块;30、输出模块；VIN、电平转移电路的信号输入端;a、电平转移电路的预输出端;VOUT、电平转移电路的最终输出端;VDD1、第一高电平输入端;VDD2、第二高电平输入端;C、存储电容;P3、第三P型晶体管;P2、第二P型晶体管;Pl、第一P型晶体管;P4、第四P型晶体管;N2、第二N型晶体管;N1、第一N型晶体管;N3、第三N型晶体管;VSS、低电平输入端。
【具体实施方式】
[0034]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0035]作为本发明的一方面，提供一种电平转移电路，如图1所示，包括信号输入端VIN、第一高电平输入端VDDl、第二高电平输入端VDD2、低电平输入端VSS、预输出端a、存储电容C、预充模块10和升压模块20。
[0036]存储电容C的第一端与预输出端a相连。
[0037]预充模块10的控制端Cl与所述电平转移电路的信号输入端VIN相连，预充模块10的第一输入端i I与第一高电平输入端VDDI相连，预充模块1的第二输入端i 2与低电平输入端VSS相连，预充模块10的第一输出端Ol与存储电容C的第一端相连，预充模块10的第二输出端02与存储电容C的第二端b相连。预充模块10的第一输入端i I与第一输出端Ol用于在信号输入端VIN输入高电平的控制信号时导通、并在信号输入端VIN输入低电平的控制信号时断开;预充模块10的第二输入端i2与第二输出端o2用于在信号输入端VIN输入所述高电平的控制信号时导通、并在信号输入端VIN输入所述低电平的控制信号时断开。
[0038]升压模块20的控制端c2与信号输入端VIN相连，升压模块20的输入端i3与第二高电平输入端VDD2相连，升压模块20的输出端o3与存储电容C的第二端b相连。升压模块20的输入端i3与输出端i3用于在信号输入端VIN输入所述高电平的控制信号时断开、并在信号输入端VIN输入所述低电平的控制信号时导通。
[0039]其中，第二高电平输入端VDD2与低电平输入端VSS之间的电压差与第一高电平输入端VDDl的电压之和大于所述高电平的控制信号的电压。
[0040]假设第一高电平输入端VDDl的电压为Vddl、第二高电平输入端VDD2的电压为Vdd2、低电平输入端VSS的电压为Vss。当信号输入端VIN输入高电平的控制信号时，存储电容C的第一端与第一高电平输入端VDDl导通，存储电容C的第二端b与低电平输入端VSS导通，因此，存储电容C的第一端电位达到Vddl、第二端b的电位为Vss。当信号输入端VIN输入低电平的控制信号时，存储电容C的第二端b的电位由低电平电位Vss升高至Vdd2，存储电容C的第一端处于悬浮状态，由于存储电容C的自举作用使其两端之间的电压保持不变，因此，当存储电容C的第二端b的电位升高时，其第一端的电位也会随之升高，达到Vddl + (Vdd2-Vss)，而Vddl + (Vdd2-Vss)大于信号输入端VIN输入的高电平的控制信号的电压值，从而实现了升压。当低电平输入端VSS为接地端时，Vss为零，存储电容C第一端的电位达到Vddl +Vdd2。和现有技术中利用电感作为储能元件的方式相比，本发明通过存储电容C的自举作用，能够提高升压的效率;且不需要配合二极管使用，减少器件的设置，从而降低耗能。
[0041]其中，所述电平转移电路的预输出端a可以作为电平转移电路最终的输出端，在这种情况下，需要将所述电平转移电路与额外的反相器配合使用，从而能够在升压的同时对输入的信号进行反相，进而在信号输入端VIN输入高电平信号时，反相器输出能够关闭阵列基板的薄膜晶体管的低电平信号;在信号输入端VIN输入低电平信号时，反相器能够输出开启阵列基板的薄膜晶体管的高电平信号。
[0042]为了使得包括所述电平转移电路的驱动芯片的集成度提高，体积减小，可以直接将反相器集成在电平转移电路中，以同时实现升压和反相。如图1和图2所示，所述电平转移电路还包括最终输出端VOUT和输出模块30。
[0043]输出模块30的第一输入端i4与所述电平转移电路的预输出端a相连，输出模块30的第二输入端i5与低电平输入端VSS相连，输出模块30的控制端c3与信号输入端VIN相连，输出模块30的输出端o4与电平转移电路的最终输出端VOUT相连。输出模块30的第一输入端i4与输出端o4用于在该输出模块30的控制端c3接收到所述低电平的控制信号时导通;输出模块30的第二输入端i5与输出端o4用于在该输出模块30的控制端c3接收到所述高电平的控制信号时导通。因此，输出模块30可以和升压模块20、预充模块10、存储电容C集成在一起，使得所述电平转移电路同时具有升压和反相的功能，不需要再单独设置反相器。包括输出模块30的电平转移电路对电平的转换结果为:当信号输入端VIN输入高电平的控制信号时，最终输出端VOUT与低电平输入端VSS导通，从而输出电压为Vss的低电平信号；当信号输入端VIN输入低电平的控制信号时，最终输出端VOUT与存储电容的第一端导通，输出电压为Vddl+(Vdd2-Vss)的高电平信号。
[0044]其中，Vddl可以等于Vdd2，S卩，第一高电平输入端VDDl和第二高电平输入端VDD2可以为同一个信号端，以减少信号端的设置。
[0045]可选地，如图1和图2所示，预充模块10包括第一预充单元11和第二预充单元12。
[0046]第一预充单元11的控制端和第二预充单元12的控制端相连，并共同形成为预充模块10的控制端Cl，S卩，第一预充单元11的控制端和第二预充单元12的控制端均与电平转移电路的信号输入端VIN相连;第一预充单元11的输入端为预充模块10的第一输出端il，SP，第一预充单元11的输入端与第一高电平输入端VDDl相连;第一预充单元11的输出端为预充模块10的第一输出端01，S卩，第一预充单元11的输出端与存储电容C的第一端相连。第一预充单元11的输入端与输出端用于在第一预充单元11的控制端收到高电平的控制信号时导通、并在该第一预充单元11的控制端接收到低电平的控制信号时断开，从而在信号输入端VIN输入高电平的控制信号时，将第一高电平输入端VDDl与存储电容C的第一端导通;在信号输入端VIN输入低电平的控制信号时，将第一高电平输入端VDDl与存储电容C的第一端断开。
[0047]第二预充单元12的输入端为预充模块10的第二输入端i2，第二预充单元12的输出端为预充模块10的第二输出端02。第二预充单元12的输入端与输出端用于在第二预充单元12的控制端接收到高电平的控制信号时导通，并在第二预充单元12的控制端接收到低电平的控制信号时断开。
[0048]进一步具体地，第一预充单元11包括第一P型晶体管P1、第一 N型晶体管NI和第二 P型晶体管P2。第一 N型晶体管NI的栅极和第一 P型晶体管Pl的栅极相连，并共同形成第一预充单元11的控制端;第一 P型晶体管Pl的第一极与存储电容C的第一端相连;第一 P型晶体管Pl的第二极、第一 N型晶体管NI的第二极和第二 P型晶体管P2的栅极连接在一起;第一 N型晶体管NI的第一极与低电平输入端VSS相连;第二 P型晶体管P2的第一极为第一预充单元11的输入端，即，第二P型晶体管P2的第一极与第一高电平输入端VDDl相连;第二P型晶体管P2的第二极为第一预充单元11的输出端，即，第二P型晶体管P2的第二极与存储电容C的第一端相连。
[0049]第二预充单元12包括第二N型晶体管N2，第二 N型晶体管N2的栅极为第二预充单元12的控制端，第二 N型晶体管的第一极为第一预充单元12的输入端，所述第二 N型晶体管的第二极为第二预充单元12的输出端。即，第二N型晶体管N2的栅极与信号输入端VIN相连，第二 N型晶体管N2的第一极与低电平输入端VSS相连，第二 N型晶体管N2的第二极与存储电容C的第二端b相连。
[0050]升压模块20包括第三P型晶体管P3，第三P型晶体管P3的栅极为升压模块20的控制端，第三P型晶体管P3的第一极为升压模块20的输入端，第三P型晶体管P3的第二极为升压模块20的输出端。即，第三P型晶体管P3的栅极与信号输入端VIN相连，第三P型晶体管P3的第一极与第二高电平输入端VDD2相连，第三P型晶体管P3的第二极与存储电容C的第二端相连。
[0051 ]输出模块30包括第三N型晶体管N3和第四P型晶体管P4。第三N型晶体管N3的栅极和第四P型晶体管P4的栅极相连并共同形成输出模块30的控制端，S卩，二者的栅极均与信号输入端VIN相连;第四P型晶体管P4的第一极为输出模块30的第一输入端，8卩，第四P型晶体管P4的第一极与存储电容C的第一端相连;第三N型晶体管的第一极为输出模块30的第二输入端，即，第三N型晶体管N3的第一极与低电平输入端VSS相连;第四P型晶体管P4的第二极和所述第三N型晶体管的第二极相连并共同形成输出模块30的输出端，S卩，二者的第二极均与第二 P型晶体管的栅极相连。
[0052 ]由于本发明的电平转移电路中的存储电容以外的电子元件均采用N型晶体管或P型晶体管，因而所述电平转移电路更容易集成，占用空间更小。其中，上述各个晶体管均可以采用场效应晶体管(M0SFET)。并且，所述电平转移电路中电子器件的数量较少，从而可以减少电路的耗能。
[0053]作为本发明的第二个方面，提供一种上述电平转移电路的驱动方法，包括:
[0054]在预充阶段(如图3中所示)，向所述电平转移电路的信号输入端VIN提供高电平的控制信号，以使预充模块10的第一输入端il与第一输出端Ol导通、预充模块10的第二输入端i2与第二输出端o2导通、升压模块20的输入端i3与输出端o3断开。
[0055]在升压阶段(如图3中所示)，向所述电平转移电路的信号输入端VIN提供低电平的控制信号，以使预充模块10的第一输入端il与第一输出端Ol断开、预充模块10的第二输入端i2与第二输出端o2断开、升压模块20的输入端i3与输出端o3导通。
[0056]图3为所述电平转移电路相关信号端的信号波形示意图，下面结合图2和图3对利用所述电平转移电路进行电平转移的过程进行描述。
[0057]为了在最终输出端VOUT获取低电平的输出信号，需要向信号输入端VIN输入高电平的控制信号，此时，第二 N型晶体管N2的第一极和第二极导通，因此，存储电容C的第二端b接收到低电平输入端VSS提供的电压为Vss的低电平信号；同时，第一N型晶体管NI的第一极和第二极导通，第二P型晶体管的栅极接收到高电平信号，从而使得第二P型晶体管的第一极和第二极导通，因此，存储电容C的第一端接收到第一高电平输入端VDDl提供的电压为Vddl的高电平信号，存储电容C两端之间的电压达到Vddl-Vss。并且，由于第三N型晶体管N3的第一极和第二极导通，第四P型晶体管的第一极和第二极断开，从而使得最终输出端VOUT输出低电平输入端VSS的低电平信号。在此阶段，不仅最终输出端VOUT获得低电平，还对存储电容C进行预充，因此，此阶段也可以看做是对存储电容C进行预充电的阶段。
[0058]为了在最终输出端VOUT获取高电平的输出信号(其电压高于上述预充电的阶段中提供给信号输入端VIN的高电平的控制信号的电压)，需要向信号输入端VIN输入低电平的控制信号，此时，第三P型晶体管P3的第一极和第二极导通，存储电容C的第二端接收到第二高电平输入端VDD2提供的电压为Vdd2的高电平信号，从而使得存储电容C的第二端的电位由之前的Vss升高至Vdd2，而第一 N型晶体管NI的第一极和第二极断开、第二 P型晶体管的第一极和第二极断开，使得存储电容C的第一端处于悬浮状态，由于存储电容C的自举作用，其两端之间的电压保持不变，因此，当存储电容C第二端b的电位升高时，存储电容C的第一端的电位进一步升高，达到Vddl+(Vdd2-Vss)。同时第三N型晶体管N3的第一极和第二极断开，第四P型晶体管P4的第一极和第二极导通，从而使得最终输出端VOUT输出电压为Vddl +(Vdd2-Vss)的信号。此阶段可以看做是升压阶段。
[0059]作为本发明的第三个方面，提供一种栅极驱动电路，包括多个级联的移位寄存单元和多个本发明提供的上述电平转移电路，每个移位寄存单元对应一个电平转移电路，所述电平转移电路的信号输入端与相应的移位寄存单元的输出端相连。
[0060]由于上述电平转移电平能够提高升压的效率，减少器件的数量，降低耗能，因此，包括电平转移电路的栅极驱动器的驱动效率也相应提高，总体耗能相应地降低，同时，提高了电平转移电路的集成度，进而减小了栅极驱动电路的占用空间。
[0061]作为本发明的第四个方面，提供一种显示装置，包括上述栅极驱动器，由于上述栅极驱动器的驱动效率提高，从而使得利用上述栅极驱动器的显示装置的显示效果有所改口 ο
[0062]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种电平转移电路，其特征在于，包括: 信号输入端、第一高电平输入端、第二高电平输入端、低电平输入端、预输出端； 存储电容，所述存储电容的第一端与所述预输出端相连； 预充模块，所述预充模块的控制端与所述信号输入端相连，所述预充模块的第一输入端与所述第一高电平输入端相连，所述预充模块的第二输入端与所述低电平输入端相连，所述预充模块的第一输出端与所述存储电容的第一端相连，所述预充模块的第二输出端与所述存储电容的第二端相连;所述预充模块的第一输入端与第一输出端用于在所述信号输入端输入高电平的控制信号时导通、并在所述信号输入端输入低电平的控制信号时断开；所述预充模块的第二输入端与第二输出端用于在所述信号输入端输入所述高电平信号时导通、并在所述信号输入端输入所述低电平信号时断开;和 升压模块，所述升压模块的控制端与所述信号输入端相连，所述升压模块的输入端与所述第二高电平输入端相连，所述升压模块的输出端与所述存储电容的第二端相连，所述升压模块的输入端与输出端用于在所述信号输入端输入所述高电平的控制信号时断开、并在所述信号输入端输入所述低电平的控制信号时导通； 其中，所述第二高电平输入端与所述低电平输入端之间的电压差与所述第一高电平输入端的电压之和大于所述高电平的控制信号的电压。2.根据权利要求1所述的电平转移电路，其特征在于，所述电平转移电路还包括: 最终输出端;和 输出模块，所述输出模块的第一输入端与所述预输出端相连，所述输出模块的第二输入端与所述低电平输入端相连，所述输出模块的控制端与所述信号输入端相连，所述输出模块的输出端与所述最终输出端相连;所述输出模块的第一输入端与输出端用于在该输出模块的控制端接收到所述低电平的控制信号时导通，所述输出模块的第二输入端与输出端用于在该输出模块的控制端接收到所述高电平的控制信号导通。3.根据权利要求1所述的电平转移电路，其特征在于，所述预充模块包括第一预充单元和第二预充单元， 所述第一预充单元控制端和所述第二预充单元的控制端相连，并共同形成为所述预充模块的控制端，所述第一预充单元的输入端为所述预充模块的第一输入端，所述第一预充单元的输出端为所述预充模块的第一输出端;所述第一预充单元的输入端与输出端用于在该第一预充单元的控制端接收到所述高电平的控制信号时导通、并在该第一预充单元的控制端接收到所述低电平的控制信号时断开； 所述第二预充单元的输入端为所述预充模块的第二输入端，所述第二预充单元的输出端为所述预充模块的第二输出端;所述第二预充单元的输入端与输出端用于在该第二预充单元的控制端接收到所述高电平的控制信号时导通、并在该第二预充单元的控制端接收到所述低电平的控制信号时断开。4.根据权利要求3所述的电平转移电路，其特征在于，所述第一预充单元包括第一P型晶体管、第一 N型晶体管和第二 P型晶体管， 所述第一 N型晶体管的栅极和所述第一 P型晶体管的栅极相连，并共同形成所述第一预充单元的控制端，所述第一 P型晶体管的第一极与所述存储电容的第一端相连，所述第一 P型晶体管的第二极、所述第一 N型晶体管的第二极和所述第二 P型晶体管的栅极连接在一起，所述第一 N型晶体管的第一极与所述低电平输入端相连，所述第二 P型晶体管的第一极为所述第一预充单元的输入端，所述第二 P型晶体管的第二极为所述第一预充单元的输出端。5.根据权利要求3所述的电平转移电路，其特征在于，所述第二预充单元包括第二N型晶体管，所述第二 N型晶体管的栅极为所述第二预充单元的控制端，所述第二 N型晶体管的第一极为所述第二预充单元的输入端，所述第二 N型晶体管的第二极为所述第二预充单元的输出端。6.根据权利要求1至5中任意一项所述的电平转移电路，其特征在于，所述升压模块包括第三P型晶体管，所述第三P型晶体管的栅极为所述升压模块的控制端，所述第三P型晶体管的第一极为所述升压模块的输入端，所述第三P型晶体管的第二极为所述升压模块的输出端。7.根据权利要求2至5中任意一项所述的电平转移电路，其特征在于，所述输出模块包括第三N型晶体管和第四P型晶体管，所述第三N型晶体管的栅极和所述第四P型晶体管的栅极相连并共同形成所述输出模块的控制端，所述第四P型晶体管的第一极为所述输出模块的第一输入端，所述第三N型晶体管的第一极为所述输出模块的第二输入端，所述第四P型晶体管的第二极和所述第三N型晶体管的第二极相连并共同形成所述输出模块的输出端。8.根据权利要求1至5中任意一项所述的电平转移电路，其特征在于，所述第一高电平输入端的电压与所述第二高电平输入端的电压相等。9.一种权利要求1至8中任意一项所述的电平转移电路的驱动方法，其特征在于，包括: 在预充阶段，向所述电平转移电路的信号输入端提供高电平的控制信号，以使所述预充模块的第一输入端与第一输出端导通、所述预充模块的第二输入端与第二输出端导通、所述升压模块的输入端与输出端断开； 在升压阶段，向所述电平转移电路的信号输入端提供低电平的控制信号，以使所述预充模块的第一输入端与第一输出端断开、所述预充模块的第二输入端与第二输出端断开、所述升压模块的输入端与输出端导通。10.—种栅极驱动电路，包括多个级联的移位寄存单元和多个电平转移电路，每个移位寄存单元对应一个电平转移电路，其特征在于，所述电平转移电路为权利要求1至8中任意一项所述的电平转移电路，所述电平转移电路的信号输入端与相应的移位寄存单元的输出端相连。11.一种显示装置，其特征在于，包括权利要求10所述的栅极驱动电路。
【文档编号】G09G3/36GK106023941SQ201610616815
【公开日】2016年10月12日
【申请日】2016年7月29日
【发明人】刘宝玉, 孙志华
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司