去噪方法、去噪装置、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001] 本发明设及显示技术领域，尤其设及一种去噪方法、去噪装置、栅极驱动电路和显 示装置。
【背景技术】
[0002] 现有的移位寄存器单元包括去噪晶体管，在去噪阶段所述去噪晶体管对栅极驱动 信号输出端和上拉节点进行去噪，去噪晶体管的栅极接入下拉节点，所述下拉节点的电位 一般由高电平直流电源或时钟信号输入端保持。现有的移位寄存器单元在工作时，高电平 直流电源输出的电压值或时钟信号输入端的高电平值是不变的，然而随着移位寄存器单元 工作时间的增长，去噪晶体管受到应力后阔值电压会产生漂移，即使当下拉节点的电位由 时钟信号输入端保持从而去噪晶体管受到应力的时间降低为50%，去噪晶体管也会产生由 于栅源电压不再大于阔值电压而导致的不能开启的问题。
[0003] 图IA是现有的一种移位寄存器单元的电路图，在图IA中，在复位阶段和输出截止 保持阶段，下拉节点PD(第一去噪晶体管巧的栅极和第二去噪晶体管T6的栅极都与PD连接） 接入的信号与反相时钟信号CL邸'相同。图IB是现有的另一种移位寄存器单元的电路图，在 图IB中，去噪晶体管也是T6,在复位阶段和输出截止保持阶段，下拉节点PD(第一去噪晶体 管巧的栅极和第二去噪晶体管T6的栅极都与PD连接)接入的信号与高电平VDD相同。在图IA 和图IB中，INPUT标示输入端，RESET标示复位端，PU标示上拉节点，PD_CN标示下拉控制节 点，OUT标示栅极驱动信号输出端，VSS标示低电平，化K标示正相时钟信号，Tl标示输入晶体 管，T2标示第一复位晶体管，T3标示上拉晶体管，W标示第二复位晶体管，17标示第一下拉 节点控制晶体管，T8标示第二下拉节点控制晶体管，T9标示第一下拉控制节点控制晶体管， TlO标示第二下拉控制节点控制晶体管。
【发明内容】
[0004] 本发明的主要目的在于提供一种去噪方法、去噪装置、栅极驱动电路和显示装置， 解决现有技术中随着移位寄存器单元工作时间的增加去噪晶体管的阔值电压一直增大而 导致去噪晶体管不再导通的问题。
[0005] 为了达到上述目的，本发明提供了一种移位寄存器单元的去噪方法，所述移位寄 存器单元包括去噪晶体管，所述去噪方法包括：
[0006] 从移位寄存器单元开启后开始计时，得到移位寄存器单元的工作时间；
[0007] 根据该移位寄存器单元的工作时间、去噪晶体管的栅极电压和去噪晶体管的初始 阔值电压得到去噪晶体管的当前阔值电压；
[0008] 根据该当前阔值电压调节去噪晶体管在去噪阶段的栅极电压，W控制在去噪阶段 所述去噪晶体管能够开启。
[0009] 实施时，所述根据该移位寄存器单元的工作时间、去噪晶体管的栅极电压和去噪 晶体管的初始阔值电压得到去噪晶体管的当前阔值电压步骤包括：
[0010]根据W下公式得到去噪晶体管的当前阔值电压Vt:
[001^ 在上式中，Vto是初始阔值电压，t是移位寄存器单元的工作时间，Vgs是去噪晶体管 的栅源电压，f为第一系数，T为第二系数，0为第=系数，DC为所述去噪晶体管的栅极接入的 信号的占空比；
[0013] 第一系数f是用于制作所述去噪晶体管的器件的材料工艺系数；
[0014] 第二系数T、第=系数0是根据所述去噪晶体管的阔值偏移特性预先拟合得到。
[0015] 实施时，所述去噪晶体管的栅极与下拉节点连接，所述去噪晶体管的源极接入第 一电压;所述第一电压的电压值固定；
[0016] 在去噪阶段，所述下拉节点的电位为第二电压；
[0017] 所述根据该当前阔值电压调节去噪晶体管在去噪阶段的栅极电压，W控制在去噪 阶段所述去噪晶体管能够开启步骤包括：
[0018] 根据所述当前阔值电压调节所述第二电压，W控制在去噪阶段所述去噪晶体管能 够开启。
[0019 ]本发明还提供了一种移位寄存器单元的去噪装置，包括：
[0020] 计时模块，用于从移位寄存器单元开启后开始计时，得到移位寄存器单元的工作 时间；
[0021] 阔值电压计算模块，与所述计时模块连接，用于根据该移位寄存器单元的工作时 间、去噪晶体管的栅极电压和去噪晶体管的初始阔值电压得到去噪晶体管的当前阔值电 压；
[0022] 栅极电压生成模块，与所述阔值电压计算模块连接，用于根据该当前阔值电压调 节去噪晶体管在去噪阶段的栅极电压，W控制在去噪阶段所述去噪晶体管能够开启。
[0023] 实施时，本发明所述的移位寄存器单元的去噪装置还包括存储模块；
[0024] 所述阔值电压计算模块通过所述存储模块与所述计时模块连接；
[0025] 所述存储模块用于存储所述移位寄存器单元的工作时间。
[0026] 实施时，所述阔值电压计算模块具体用于根据W下公式得到去噪晶体管的当前阔 值电压Vt:
[002引在上式中，Vto是初始阔值电压，t是移位寄存器单元的工作时间，Vgs是去噪晶体管 的栅源电压，f为第一系数，T为第二系数，0为第=系数，DC为所述去噪晶体管的栅极接入的 信号的占空比；
[0029] 第一系数f是用于制作所述去噪晶体管的器件的材料工艺系数；
[0030] 第二系数T和第=系数0是根据所述去噪晶体管的阔值偏移特性预先拟合得到。
[0031] 实施时，所述去噪晶体管的栅极与下拉节点连接，所述去噪晶体管的源极接入第 一电压;所述第一电压的电压值固定；
[0032] 在去噪阶段，所述下拉节点的电位为第二电压；
[0033] 所述栅极电压生成模块具体用于根据所述当前阔值电压调节所述第二电压，W控 制在去噪阶段所述去噪晶体管能够开启。
[0034] 本发明还提供了一种栅极驱动电路，包括多级移位寄存器单元和上述的移位寄存 器单元的去噪装置；
[0035] 所述去噪装置用于对所述移位寄存器单元去噪。
[0036] 本发明还提供了一种显示装置，包括上述的栅极驱动电路。
[0037] 与现有技术相比，本发明所述的去噪方法、去噪装置、栅极驱动电路和显示装置根 据计时得到的移位寄存器单元的工作时间、去噪晶体管的栅源电压得到去噪晶体管的当前 阔值电压，从而可W根据不断增大的去噪晶体管的阔值电压调节去噪晶体管的栅极电压， W使得在去噪阶段即使是去噪晶体管的阔值电压增大，去噪晶体管也可W开启工作，从而 延长了移位寄存器单元的寿命。
【附图说明】
[0038] 图IA是现有的一种移位寄存器单元的电路图；
[0039] 图IB是现有的另一种移位寄存器单元的电路图。
[0040] 图2是本发明实施例所述的移位寄存器单元的去噪方法的流程图；
[0041] 图3是本发明实施例所述的移位寄存器单元的去噪装置的结构框图；
[0042] 图4是本发明另一实施例所述的移位寄存器单元的去噪装置的结构框图；
[0043] 图5是本发明又一实施例所述的移位寄存器单元的去噪装置的结构框图。
【具体实施方式】
[0044] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0045] 如图2所示，本发明实施例所述的移位寄存器单元的去噪方法，包括：
[0046] SI:移位寄存器单元开启后开始计时，得到移位寄存器单元的工作时间；
[0047] S2:根据该移位寄存器单元的工作时间、去噪晶体管的栅极电压和去噪晶体管的 初始阔值电压得到去噪晶体管的当前阔值电压；
[0048] S3:根据该当前阔值电压调节去噪晶体管在去噪阶段的栅极电压，W控制在去噪 阶段所述去噪晶体管能够开启。
[0049] 所述去噪晶体管包含于所述移位寄存器单元。
[0050] 本发明实施例所述的移位寄存器单元的去噪方法根据计时得到的移位寄存器单 元的工作时间、去噪晶体管的栅源电压得到去噪晶体管的当前阔值电压，从而可W根据不 断增大的去噪晶体管的阔值电压调节去噪晶体管的栅极电压，W使得在去噪阶段即使是去 噪晶体管的阔值电压增大，去噪晶体管也可W开启工作，从而延长了移位寄存器单元的寿 命。
[0051] 具体的，所述根据该移位寄存器单元的工作时间、去噪晶体管的栅极电压和去噪 晶体管的初始阔值电压得到去噪晶体管的当前阔值电压步骤包括：
[0052] 根据W下公式得到去噪晶体管的当前阔值电压Vt:
[0054] 在上式中，Vto是初始阔值电压，t是移位寄存器单元的工作时间，Vgs是去噪晶体管 的栅源电压，f为第一系数，T为第二系数，0为第=系数，DC为所述去噪晶体管的栅极接入的 信号的占空比；
[0055] 第一系数f是用于制作所述去噪晶体管的器件的材料工艺系数；
[0056] 第二系数T、第=系数0是根据所述去噪晶体管的阔值偏移特性预先拟合得到。
[0057] 由上式可知，当确定了去噪晶体管的类型及参数之后，第一系数f、第二系数T和第 =系数e是固定的，实时检测移位寄存器单元的工作时间tW及去噪晶体管的实时栅源电 压，可W测得去噪晶体管的阔值电压的漂移速度。
[005引在本发明所述的移位寄存器单元的去噪方法的一具体实施例中，所述去噪晶体管 的栅极