栅极驱动电路及其驱动方法和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其驱动方法和显示装置。
【背景技术】
[0002]现有的双边栅极驱动电路采用等宽fanout(扇出)区走线设计，如图1所示，左侧和右侧同一级栅极驱动ICdntegrated Circuit，集成电路)驱动的栅线的数目相同，左右两侧同级移位寄存器单元同时扫描完成，导致双边驱动两颗栅极驱动IC交界处的两条栅线由于栅极驱动IC负载能力的切换，可能会对栅极开启电压Von和栅极关闭电压Vgl产生影响，进而产生分屏和H-Block现象。在图1中，AA区指的是有效显示区。
【发明内容】
[0003]本发明的主要目的在于提供一种栅极驱动电路及其驱动方法和显示装置，以消除由于切换栅极驱动IC导致的栅极开启电压Von和栅极关闭电压Vgl突变差异，解决分屏和H-Block(横向条纹)现象。
[0004]为了达到上述目的，本发明提供了一种栅极驱动电路，用于驱动多条栅线，所述栅极驱动电路包括多个第一子驱动电路和多个第二子驱动电路，所述多条栅线至少包括相邻的两个第一组栅线，以及位于相邻的所述第一组栅线之间的第二组栅线，
[0005]所述第一组栅线的两端分别连接所述第一子驱动电路和所述第二子驱动电路，与所述第一组栅线连接的所述第一子驱动电路连接与相邻所述第一组栅线连接的所述第二子驱动电路，所述第二组栅线的两端分别连接与相邻的两所述第一组栅线连接的两个所述第一子驱动电路；
[0006]所述第一子驱动电路用于为其连接的栅线提供栅极驱动信号；
[0007]所述第二子驱动电路用于为其连接的栅线提供栅极驱动信号。
[0008]实施时，所述第一子驱动电路还用于在驱动完其连接的所述栅线时向相邻下一第一组栅线连接的第二子驱动电路提供第一信号；
[0009]所述第二子驱动电路还用于在驱动完其连接的所述栅线时，为与相邻下一所述第一组栅线连接的所述第二子驱动电路提供第二信号；
[0010]所述栅极驱动电路还包括延迟控制模块，所述延迟控制模块分别连接所述第一子驱动电路和所述第二子驱动电路，所述延迟控制模块接收所述第一信号和所述第二信号，所述延迟控制模块用于在所述第一信号和所述第二信号的控制下控制与所述第一组栅线连接的所述第一子驱动电路和所述第二子驱动电路同步驱动。
[0011]实施时，所述延迟控制模块包括与门、定时计数单元和时序控制单元；
[0012]所述时序控制单元用于生成延迟时钟信号；
[0013]所述定时计数单元用于根据所述延迟时钟信号和所述第一组栅线连接的第二子驱动电路提供的所述第二信号生成延迟控制信号；
[0014]所述与门的第一输入端接入所述第一组栅线连接的第一子驱动电路提供的第一信号，所述与门的第二输入端接入所述延迟控制信号，所述与门的输出端与相邻下一第一组栅线连接的所述第二子驱动电路连接；当该第一信号和该延迟控制信号都有效时，所述与门的输出信号控制开启与相邻下一第一组栅线连接的所述第二子驱动电路。
[0015]实施时，所述定时计数单元包括定时器和输入输出选择模块；
[0016]所述时序控制单元还用于生成输入输出选择信号；
[0017]所述定时器包括输入节点和输出节点；
[0018]所述定时器，接入所述延迟时钟信号，用于根据所述延迟时钟信号确定预定延时时间，将由所述输入节点输入的第二信号延迟所述预定延时时间，从而向所述输出节点输出延迟控制信号；
[0019]所述输入输出选择模块，用于根据所述输入输出选择信号，控制所述输入节点与所述第一组栅线连接的第二子驱动电路连接，并控制所述输出节点和所述与门的第二输入端连接。
[0020]实施时，所述栅极驱动电路还包括保护二极管；
[0021]所述保护二极管的阳极与所述第一组栅线连接的第二子驱动电路提供第二信号的端口连接，所述保护二极管的阴极与所述定时器的输入节点连接。
[0022]实施时，当第一组栅线连接的第一子驱动电路位于显示面板左侧，该第一组栅线连接的第二子驱动电路位于显示面板右侧时，相邻下一第一组栅线连接的第一子驱动电路位于显示面板右侧，相邻下一第一组栅线连接的第二子驱动电路位于显示面板左侧;或者，
[0023]当第一组栅线连接的第一子驱动电路位于显示面板右侧，该第一组栅线连接的第二子驱动电路位于显示面板左侧时，相邻下一第一组栅线连接的第一子驱动电路位于显示面板左侧，相邻下一第一组栅线连接的第二子驱动电路位于显示面板右侧。
[0024]实施时，从上至下第一个第一组栅线连接的第一子驱动电路与所述延迟控制模块包括的时序控制单元连接，以接收该时序控制单元输出的起始信号；
[0025]从上至下第一个第一组栅线连接的第二子驱动电路与所述延迟控制模块包括的时序控制单元连接，以接收该时序控制单元输出的起始信号。
[0026]实施时，当所述输入输出选择信号的电位为第一电平时，所述定时器的输入节点与右侧的第二子驱动电路连接，所述定时器的输出节点与左侧的第二子驱动电路连接；当所述输入输出选择信号的电位为第二电平时，所述定时器的输入节点与左侧的第二子驱动电路连接，所述定时器的输出节点与右侧的第二子驱动电路连接。
[0027]实施时，所述延迟时钟信号控制所述定时器的延迟步数；
[0028]当第一组栅线连接的第二子驱动电路扫描完其连接的所有栅线的时间比该第一组栅线连接的第一子驱动电路扫描完其连接的所有栅线的时间提前N个栅极移动信号CPV时钟周期，则所述延迟步数是N，N为正数。
[0029]本发明还提供了一种栅极驱动电路的驱动方法，用于驱动上述的栅极驱动电路，所述驱动方法包括:与任一第一组栅线连接的第一子驱动电路扫描完其连接的栅线的时间与该第一组栅线连接的第二子驱动电路扫描完其连接的栅线的时间不同。
[0030]实施时，本发明所述的栅极驱动电路的驱动方法还包括:
[0031]当第一子驱动电路驱动完其连接的栅线时，所述第一子驱动电路向与相邻下一第一组栅线连接的第二子驱动电路提供第一信号；
[0032]当第二子驱动电路驱动完其连接的栅线时，所述第二子驱动电路为与相邻下一所述第一组栅线连接的所述第二子驱动电路提供第二信号，第二子驱动电路为相邻下一第一组栅线连接的第一子驱动电路提供第二信号；
[0033]在所述第一信号和所述第二信号的控制下，延迟控制模块控制与所述第一组栅线连接的所述第一子驱动电路和所述第二子驱动电路同步驱动。
[0034]实施时，所述在所述第一信号和所述第二信号的控制下，延迟控制模块控制与所述第一组栅线连接的所述第一子驱动电路和所述第二子驱动电路同步驱动步骤包括:
[0035]时序控制单元生成延迟时钟信号；
[0036]定时计数单元根据所述延迟时钟信号和所述第一组栅线连接的第二子驱动电路提供的所述第二信号生成延迟控制信号；
[0037]当与门的第一输入端接入的所述第一组栅线连接的第一子驱动电路提供的第一信号，以及所述与门的第二输入端接入的所述延迟控制信号都有效时，所述与门的输出信号控制开启与相邻下一第一组栅线连接的所述第二子驱动电路。
[0038]实施时，本发明所述的栅极驱动电路的驱动方法还包括:时序控制单元生成输入输出选择信号；
[0039]所述定时计数单元根据所述延迟时钟信号和所述第一组栅线连接的第二子驱动电路提供的所述第二信号生成延迟控制信号步骤具体包括:
[0040]输入输出选择模块根据所述输入输出选择信号，控制定时器的输入节点与所述第一组栅线连接的第二子驱动电路连接，并控制所述定时器的输出节点和所述与门的第二输入端连接；
[0041 ]定时器根据所述延迟时钟信号确定预定延时时间；
[0042]定时器将由所述输入节点输入的第二信号延迟所述预定延时时间，从而向所述输出节点输出延迟控制信号。
[0043]本发明还提供了一种显示装置，包括上述的栅极驱动电路。
[0044]与现有技术相比，本发明所述的栅极驱动电路及其驱动方法和显示装置通过第一子驱动电路和第二子驱动电路并非同时扫描完连接的栅线，从而可以