外，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。此外，第一方向和第二方向相互垂直。
[0080]其中，所述第一常规栅层、第二常规栅层、第一辅助栅层和第二辅助栅层均为多晶硅栅层。以及，第一虚栅层和第二虚栅层同样为多晶硅栅层，对此本申请不作具体限制，还可以为其他材质栅层。
[0081]需要说明的是，本申请上述实施例提供的沟槽栅型IGBT芯片还包括有集电极区、集电极金属电极等结构，此与现有技术相同，故不作多余赘述。另外，为了提高沟槽栅型IGBT芯片的性能，在发射极金属电极的底部与基区的接触区域，还设置有欧姆接触区，对此需要根据实际需要进行具体选取。
[0082]此外，在所述基区和所述漂移区之间还设置有阱区。其中，以N-漂移区为例，阱区为N阱区，其浓度不小于lel6/cm3，优选为lel7/cm3。当沟槽栅型IGBT芯片包括有阱区时，由于辅助沟槽的加入，更加有效地抑制芯片内部靠近表面处的电场集中，使得阱区的掺杂浓度可以大幅提高而不影响耐压特性，从而可以大大地降低芯片导通时的压降，降低静态损耗。
[0083]本申请实施例提供了一种沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括:漂移区；位于所述漂移区一表面上的基区；位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
[0084]由上述内容可知，本申请实施例提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
[0085]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种沟槽栅型IGBT芯片，其特征在于，包括至少一个元胞，所述元胞包括: 漂移区； 位于所述漂移区一表面上的基区； 位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层； 以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。2.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽的数量相同； 所述第一辅助沟槽和第二辅助沟槽相对设置。3.根据权利要求2所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽之间相连通。4.根据权利要求2或3所述的沟槽栅型IGBT芯片，其特征在于，沿所述第二方向，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域； 至少一个所述子区域内设置有源极区。5.根据权利要求4所述的沟槽栅型IGBT芯片，其特征在于，所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和。6.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理。7.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括: 位于所述基区背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽； 所述第一虚沟槽内设置有第一虚栅层； 所述第一虚沟槽的内壁与所述第一虚栅层之间设置有第二栅氧化层。8.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括: 位于所述基区背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽； 所述第二虚沟槽内设置有第二虚栅层； 所述第二虚沟槽的内壁与所述第二虚栅层之间设置有第三栅氧化层。9.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。10.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。11.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括: 位于所述基区与所述漂移区之间的阱区。12.—种沟槽栅型IGBT芯片的制作方法，其特征在于，包括: 提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区； 在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通； 在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
【专利摘要】本发明公开了一种沟槽栅型IGBT芯片及其制作方法，位于所述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通。由上述内容可知，本发明提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
【IPC分类】H01L29/423, H01L21/336
【公开号】CN105374859
【申请号】CN201510766095
【发明人】刘国友, 覃荣震, 黄建伟, 罗海辉, 戴小平
【申请人】株洲南车时代电气股份有限公司
【公开日】2016年3月2日
【申请日】2015年11月10日