一种栅堆叠及其制造方法
【专利摘要】本发明提供了一种栅堆叠，包括：衬底；衬底上的栅介质层以及栅介质层上的栅电极，在栅介质层与栅电极的第一界面处和/或栅介质层与衬底的第二界面处形成有电偶极子，其中，n型器件的电偶极子为La-O或Ta-O，p型器件的电偶极子为Ti-O或Al-O，所述栅电极为金属栅。在栅介质层与栅电极和/或栅介质层与衬底的界面处形成了电偶极子，电偶极子会使界面处的能级发生变化，使得金属栅的平带电压移动，有利于器件功函数的调整。
【专利说明】一种栅堆叠及其制造方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别涉及一种栅堆叠及其制造方法。
【背景技术】
[0002] 集成电路技术按摩尔定律持续发展，特征尺寸不断缩小，集成度不断提高，功能越 来越强。目前，M0SFET (金属氧化物半导体场效应晶体管）的特征尺寸已进入亚50nm。伴 随器件特征尺寸的不断减小，如果仍采用传统的氧化硅栅介质/多晶硅形成的栅堆叠，栅 介质漏电会成指数规律急剧增加，多晶硅耗尽效应越来越严重，多晶硅电阻也会随之增大。
[0003] 为了克服以上困难，工业界开始采用高k栅介质和金属栅电极形成新型栅堆叠结 构代替传统的栅堆叠。高k栅介质在保持具有相同的等效氧化层厚度的前提下，具有更高 的物理厚度，从而有效减小了栅介质漏电，并且金属栅电极可以从根本上消除多晶硅耗尽 效应。
[0004] 而为了获得合适的阈值电压，通常要求nMOSFET金属栅材料的功函数在4. OeV附 近，pMOSFET金属栅材料的功函数在5. 2eV附近，然而，对于nMOSFET，具有合适功函数的金 属材料化学稳定性较差，易与下面的栅介质在高温下发生化学反应，而对于PM0SFET，具有 合适功函数的金属材料化学稳定性高，难于刻蚀，且非常昂贵，例如钼和金等。因此采用这 种金属材料来调节器件的功函数很不现实。
【发明内容】
[0005] 本发明的目的旨在解决上述技术缺陷，提供一种栅堆叠及其制造方法，有效调节 器件的功函数，提高器件的性能。
[0006] 本发明提供了一种栅堆叠，包括：
[0007] 衬底；
[0008] 衬底上的栅介质层以及栅介质层上的栅电极，在栅介质层与栅电极的第一界面处 和/或栅介质层与衬底的第二界面处形成有电偶极子，其中，n型器件的电偶极子为La-0或 Ta-0, p型器件的电偶极子为Ti-0或A1-0,所述栅电极为金属栅。
[0009] 优选地，形成有电偶极子的界面处的栅介质材料为含Si和包含La、Ta、Ti或A1的 高k材料。
[0010] 优选地，与形成有电偶极子的栅介质层相邻接的栅介质材料为含硅的介质材料。
[0011] 优选地，由衬底至栅电极，所述栅介质层包括依次形成的第一栅介质层、第二栅介 质层、第三栅介质层、第四栅介质层和第五栅介质层，第一栅介质层与栅电极的第一界面处 以及第五栅介质层与衬底的第二界面处形成有电偶极子，所述第二栅介质层和第四栅介质 层为包含有Si元素的介质材料，所述第三栅介质层为高k介质材料。
[0012] 优选地，对于n型器件，与栅介质层邻接的栅电极的材料为La或Ta的金属氮化 物，对于P型器件，与栅介质层邻接的栅电极的材料为Ti或A1的金属氮化物。
[0013] 此外，本发明还提供了上述器件的制造方法，包括：
[0014] 提供衬底；
[0015] 在所述衬底上依次形成栅介质层和栅电极，在栅介质层与栅电极的第一界面处 和/或栅介质层与衬底的第二界面处形成电偶极子，其中，n型器件的电偶极子为La-o或 Ta-0, p型器件的电偶极子为Ti-0或A1-0。
[0016] 优选地，形成栅介质层的步骤具体为：
[0017] 在衬底上形成介质层，所述栅介质层中与衬底和/或栅电极相邻接的栅介质材料 为包含Si，和n型器件为La、Ta中的一种，p型器件为Ti、Al中的一种的介质材料；
[0018] 在氧气气氛中进行热退火处理。
[0019] 优选地，形成栅介质层的步骤具体为：
[0020] 形成介质材料，该介质材料包括与栅电极和/或衬底邻接的偶极子介质层以及与 偶极子介质层邻接的包含硅的阻挡介质层，对于n型器件偶极子介质层包含La、Ta中的一 种，对于P型器件偶极子介质层包含Ti、Al中的一种；
[0021] 在氧气气氛中进行热退火处理。
[0022] 优选地，在所述栅介质层上形成栅电极的步骤具体为：
[0023] 形成栅电极，栅电极中与栅介质层邻接的材料，对于n型器件为含La或Ta的金属 氮化物，对于P型器件为含Ti或A1的金属氮化物；
[0024] 进行热退火。
[0025] 优选地，所述热退火为形成源漏区时的退火步骤。
[0026] 本发明实施例提供的栅堆叠及其制造方法，在栅介质层与栅电极和/或栅介质层 与衬底的界面处形成了电偶极子，电偶极子会使界面处的能级发生变化，使得金属栅的平 带电压移动，对于n型器件，其表现是金属栅费米能级向导带方向移动，栅功函数减小；对 于P型器件，其表现是金属栅费米能级向价带方向移动，栅功函数增大，有利于器件功函数 的调整。
【专利附图】
【附图说明】
[0027] 本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中 ：
[0028] 图1-2示出了本发明实施例一的栅堆叠的结构示意图；
[0029] 图3示出了具有本发明实施例一的栅堆叠的半导体器件的结构示意图；
[0030] 图4示出了本发明实施例二的栅堆叠的结构示意图；
[0031] 图5-图9示出了本发明实施例的半导体器件的各个形成阶段的截面示意图。
【具体实施方式】
[0032] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0033] 在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制 的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种 区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公 差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形 状、大小、相对位置的区域/层。
[0034] 正如【背景技术】的描述，现有的金属材料很难得到合适的功函数，为此，本发明提出 了一种栅堆叠结构，参考图1、图2和图4所示，包括 ：
[0035] 衬底 100 ;
[0036] 衬底100上的栅介质层102以及栅介质层上的栅电极104,在栅介质层与栅电极的 第一界面处和/或栅介质层与衬底的第二界面处形成有电偶极子103,其中，n型器件的电 偶极子为La-0或Ta-0, p型器件的电偶极子为Ti-0或A1-0,所述栅电极为金属栅。
[0037] 在本发明中，衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限 于娃、锗、锗化娃、SOI (绝缘体上半导体)、碳化娃、砷化镓或者任何III/ V族化合物半导体 等。此外，半导体衬底1000可以可选地包括外延层，可以被应力改变以增强性能。对于本 发明的实施例，优选采用掺杂了杂质的Si衬底，对于n型器件采用P掺杂的Si衬底，对于 P型器件采用n型掺杂的Si衬底。
[0038] 所述栅介质层102可以为单层或多层的结构，在栅介质层与栅电极的第一界面处 和/或栅介质层与衬底的第二界面处形成有电偶极子，其中，n型器件的电偶极子为La-0或 Ta-0, p型器件的电偶极子为Ti-0或A1-0。
[0039] 所述栅电极为包含金属栅的单层或多层结构，优选地，n型器件的栅电极104中与 栅介质层邻接的材料可以为含La或Ta的金属氮化物层，p型器件的栅电极104中与栅介 质层邻接的材料可以为含Ti或A1的金属氮化物层，更优地，也可以为上述金属氮化物层与 多晶娃的置层。
[0040] 在本发明中，栅介质层与栅电极的第一界面处，包括栅介质层的界面部分和/或 栅电极的界面部分。
[0041] 对于具有本发明栅堆叠的器件，电偶极子会使栅介质层界面处的能级发生变化， 使得金属栅的平带电压移动，对于n型器件，其表现是金属栅费米能级向导带方向移动，栅 功函数减小；对于P型器件，其表现是金属栅费米能级向价带方向移动，栅功函数增大，有 利于器件功函数的调整。
[0042] 为了更好的理解本发明，以下将结合具体的实施例进行描述。
[0043] 实施例一
[0044] 在本实施例中，通过含Si和包含La、Ta、Ti或A1的氮化物或氧化物，进行热退火， 从而在栅介质层与栅电极和/或栅介质层与衬底的界面处形成电偶极子。
[0045] 在一个实施例中，栅介质层为单层结构，且在栅介质层与栅电极和栅介质层与衬 底的界面处都形成有电偶极子，参考图1所示。具体包括如下步骤：
[0046] 首先，提供衬底1000,参考图1所示。此实施例中为Si衬底，衬底中形成有隔离结 构 1022。
[0047] 而后，在衬底上形成含Si和包含La、Ta、Ti或A1的氮化物或氧化物的介质材料 层。此实施例中为含Si和包含La、Ta、Ti或A1的Hf基高k介质材料，n型器件例如可以 为 HfSiTaON 或 HfSiLaON，p 型器件例如可以为 HfSiAlON 或 HfSiTiON。
[0048] 而后，在含有氧气的气氛中，进行热退火，形成栅介质层102,该栅介质层上表面处 和栅介质层与衬底的界面处形成电偶极子。
[0049] 此实施例中，在含有少量氧气的氮气气氛中进行热退火，氧气的含量为1-10%，热 退火的温度在400-1000°C，退火时间在10-50S，更优选地，热退火的温度在800-1000°C，退 火时间在30S。本实施例中，在退火时，由于介质材料中Si元素的存在，避免电偶极子向栅 介质层中部的扩散，使得电偶极子形成在界面处，达到调整金属栅功函数的作用。
[0050] 在介质材料层为氮化物时，经过在氧气气氛中退火，一方面介质材料层转变为氮 氧化物，另一方面，也有利于在界面处形成电偶极子。
[0051] 更优地，为了更好地在栅介质层与衬底之间的界面处形成电偶极子，可以在形成 栅介质之前，在衬底上形成界面层，例如通过热氧化的方法，在衬底表面形成氧化硅或氮氧 化硅的界面层，该界面层有助于电偶极子的形成，同时能够改善界面的性能。
[0052] 而后，在栅介质层102上形成栅电极104。本实施例中，栅电极优选含La或Ta的 金属氮化物层，或者含Ti或A1的金属氮化物层与多晶硅的叠层。在栅介质层堆叠上形成 包含La、Ta、Ti或A1的金属栅极，可以在后续进行源漏退火后，进一步在栅电极与栅介质层 上表面之上的界面处形成电偶极子，进一步调节栅电极的功函数，提高器件的性能。
[0053] 在这个实施例中，通过形成含硅和包含La、Ta、Ti或A1的氮化物或氧化物的单层 的栅介质层，而后进行热退火，从而在栅介质层与栅极、衬底的界面处形成电偶极子，改善 器件的栅功函数，提高器件的性能。
[0054] 在另外的实施例中，还可以为多层的栅介质层，其中，与衬底和/或栅电极邻接的 栅介质层为含Si和包含La、Ta、Ti或A1的氮化物或氧化物的介质材料，而后进行热退火， 由于介质材料中Si元素的存在，避免电偶极子向栅介质层中部的扩散，使得电偶极子形成 在与衬底和/或栅电极的界面处，达到调整金属栅功函数的作用。在一个具体的实施例中， 参考图2所示，包括以下具体步骤 ：
[0055] 首先，提供衬底1000。此实施例中为Si衬底，衬底中形成有隔离结构1022。
[0056] 而后，依次在衬底上形成第一介质层102-1、第二介质层102-2和第三介质层 102-3,其中，第一介质层和第三介质层为含Si和包含La、Ta、Ti或A1的氮化物或氧化物的 介质材料，第二介质层可以为高k介质材料，例如Hf基高k栅介质层，例如可以包括HfON、 HfSiON、HfSiTaON、HfSiLaON、HfSiTiON、HfSiAlON 中的任一种或多种的组合。
[0057] 而后，在含有氧气的气氛中，进行热退火。
[0058] 此实施例中，在含有少量氧气的氮气气氛中进行热退火，氧气的含量为1-10%，热 退火的温度在400-1000°C，退火时间在10-50S，更优选地，热退火的温度在800-1000°C，退 火时间在30S。退火后，形成的栅介质层堆叠，由于第一介质层和第三介质层中Si元素的存 在，避免电偶极子向栅介质层堆叠中部的扩散，该栅介质层堆叠在表面处和与衬底的界面 处形成了电偶极子。
[0059] 而后，在栅介质层堆叠上形成栅电极104。
[0060] 本实施例中，栅电极包括第一金属层和第二金属层，其中，对于n型器件，第一金 属层优选为含La或Ta的金属氮化物，第二金属层优选为W，对于p型器件，第一金属层优选 为含Ti或A1的金属氮化物，第二金属层优选为Mo,更优地，还可以进一步在第二金属层上 形成多晶硅层。而后，图案化以形成栅堆叠102、104。
[0061] 在栅介质层堆叠上形成包含La、Ta、Ti或A1的金属栅极，可以在后续进行源漏退 火后，进一步在栅电极与栅介质层上表面之上的界面处形成电偶极子，进一步调节栅电极 的功函数，提高器件的性能。
[0062] 在形成栅介质层或栅介质层堆叠之后，根据需要完成器件的后续步骤。例如形成 侧墙1016、源漏区1018、halo注入区（图未示出）以及金属硅化物层1020等步骤，至此形成 了具有本发明栅堆叠的半导体器件，参考图3所示。
[0063] 实施例二
[0064] 与实施例一不同的是，本实施例中，参考图4所示，形成有与栅电极104和/或衬 底1〇〇邻接的用于形成电偶极子的介质材料层(偶极子介质层）1〇2-8、102_4以及形成电偶 极子时阻挡偶极子扩散的含硅介质层（阻挡介质层）102-7、102-5,在进行退火后，从而形成 界面处具有电偶极子的栅介质层堆叠102。
[0065] 在一个具体的实施例中，包括以下具体的步骤：
[0066] 首先，提供衬底。在本实施例中为硅衬底1000,该衬底中形成有隔离结构1022,并 已形成有热氧化硅的界面层（图未示出）。
[0067] 而后，如图5所示，在所述衬底上依次形成第四介质材料1004、第五介质材料 1005、第六介质材料1006、第七介质材料1007和第八介质材料1008,其中，对于n型器件， 第四介质材料和第八介质材料为含有La或Ta的氮化物或氧化物，对于p型器件，第四介质 材料和第八介质材料为含有Ti或A1的氮化物或氧化物；第五介质材料和第七介质材料为 含硅的氮化物或氧化物，第六介质材料可以为高k介质材料，例如Hf基高k介质材料。 [0068] 在该实施例中，第四介质材料至第八介质材料依次为LaNx/SiNx/HfON/SiNx/LaNx 的叠层，其中，LaNx可以采用磁控反应溅射工艺进行制备，溅射气氛为氩气和氮气的混合气 体，溅射功率为200-500W，通过溅射La靶材实现LaNx的淀积，通过调节氮气流量可以调节 LaNx薄膜中的N的含量；SiNx可以采用磁控反应溅射工艺进行制备，溅射气氛为氩气和氮 气的混合气体，溅射功率为200-500W，通过溅射Si靶材实现SiNx的淀积，通过调节氮气流 量可以调节SiNx薄膜中的N的含量；HfON高k薄膜可以采用磁控溅射工艺或原子层淀积 工艺形成。
[0069] 而后，在含有氧气的气氛中进行快速热退火。
[0070] 在该实施例中，氧气气氛为含有微量氧气的氮气，其中氧气的含量是1-10%，退火 温度为700-100(TC，时间为10-50S，在进行热退火之后，形成了界面处具有电偶极子的栅 介质堆叠102,如图6所示，包括第四栅介质层102-4、第五栅介质层102-5、第六栅介质层 102-6、第七栅介质层102-7和第八栅介质层102-8,其中第四栅介质层为第四介质材料与 界面层中的氧结合形成La-0电偶极子的栅介质层，第八栅介质层为第八介质材料与氧气 结合形成La-0电偶极子的栅介质层，第六栅介质层为第六介质材料氮化后的HfSiLaON高k 介质材料，而第五介质层和第七介质层阻挡了电偶极子向第六介质层的扩散，同时，也阻挡 了第六介质层中的元素向第五介质层和第七介质层的渗透，避免对电偶极子形成的影响。
[0071] 在本实施例中，第四介质层与界面层中的氧结合形成La-o电偶极子，可以理解的 是，在没有界面层时，第四介质层与退火时的氧气气氛结合也可形成电偶极子。
[0072] 而后，在栅介质层堆叠102上形成栅电极104。
[0073] 本实施例中，如图7所示，栅电极包括第一金属层104-1和第二金属层104-2,其 中，对于n型器件，第一金属层优选为含La或Ta的金属氮化物，第二金属层优选为W，对于 P型器件，第一金属层优选为含Ti或A1的金属氮化物，第二金属层优选为Mo,更优地，还可 以进一步在第二金属层上形多晶硅层104-3。而后，在硬掩膜1020的掩盖下，进行图案化以 形成栅堆叠102、104。
[0074] 在一个具体的实施例中，首先，在溅射气氛为氩气和氮气的混合气体中溅射Ta 靶，溅射功率为200-1000W，工作压强为（2-8) X 10-3Torr，淀积形成TaNx金属层，其次，在 溅射气氛为氩气中溅射W靶，溅射功率为200-1000W，工作压强为（2-8) X 10-3Torr，淀积形 成W金属层，则淀积形成TaNx/W叠层结构；最后，进一步采用低压气相淀积（LNCVD)工艺在 W金属层上淀积1000-2000人的多晶硅薄膜。然后，在多晶硅层上旋涂光刻胶，根据要形成 的栅堆叠的图案对光刻胶进行图案化，然后以图案化后的光刻胶为掩模刻蚀形成栅堆叠结 构。
[0075] 在栅介质层堆叠上形成包含La、Ta、Ti或A1的金属栅极，可以在后续进行源漏退 火后，如图9所示，进一步在栅电极与栅介质层上表面之上的界面处形成电偶极子，进一步 调节栅电极的功函数，提高器件的性能。
[0076] 而后，根据需要完成器件的后续步骤。例如形成侧墙1016、源漏区1018、halo注 入区以及金属硅化物层1020、层间介质层以及接触等步骤，至此形成了具有本发明栅堆叠 的半导体器件，参考图9所示。
[0077] 在本实施例中，在形成源/漏区时，需要进行退火，退火温度可以为800-1200°C， 退火时间可以为3-10S。这时，第一金属层的下表面集中大量的Ta，Ta与栅介质层中的0原 子结合形成Ta-0电偶极子。
[0078] 本发明实施例提供的栅堆叠及其制造方法，在栅介质层与栅电极和/或栅介质层 与衬底的界面处形成了电偶极子，电偶极子会使界面处的能级发生变化，使得金属栅的平 带电压移动，对于n型器件，其表现是金属栅费米能级向导带方向移动，栅功函数减小；对 于P型器件，其表现是金属栅费米能级向价带方向移动，栅功函数增大，有利于器件功函数 的调整。
[0079] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0080] 虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领 域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内 容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此， 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单 修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1. 一种栅堆叠，包括： 衬底； 衬底上的栅介质层以及栅介质层上的栅电极，在栅介质层与栅电极的第一界面处和 /或栅介质层与衬底的第二界面处形成有电偶极子，其中，n型器件的电偶极子为La-0或 Ta-O,p型器件的电偶极子为Ti-0或A1-0,所述栅电极为金属栅。
2. 根据权利要求1所述的栅堆叠，其特征在于，形成有电偶极子的界面处的栅介质材 料为含Si和包含La、Ta、Ti或A1的高k材料。
3. 根据权利要求1所述的栅堆叠，其特征在于，与形成有电偶极子的栅介质层相邻接 的栅介质材料为含娃的介质材料。
4. 根据权利要求3所述的栅堆叠，其特征在于，由衬底至栅电极，所述栅介质层包括依 次形成的第一栅介质层、第二栅介质层、第三栅介质层、第四栅介质层和第五栅介质层，第 一栅介质层与栅电极的第一界面处以及第五栅介质层与衬底的第二界面处形成有电偶极 子，所述第二栅介质层和第四栅介质层为包含有Si元素的介质材料，所述第三栅介质层为 高k介质材料。
5. 根据权利要求1所述的栅堆叠，其特征在于，对于n型器件，与栅介质层邻接的栅电 极的材料为La或Ta的金属氮化物，对于p型器件，与栅介质层邻接的栅电极的材料为Ti 或A1的金属氮化物。
6. -种栅堆叠的制造方法，其特征在于，包括： 提供衬底； 在所述衬底上依次形成栅介质层和栅电极，在栅介质层与栅电极的第一界面处和/或 栅介质层与衬底的第二界面处形成电偶极子，其中，n型器件的电偶极子为La-0或Ta-O,p 型器件的电偶极子为Ti-0或A1-0。
7. 根据权利要求6所述的制造方法，其特征在于，形成栅介质层的步骤具体为： 在衬底上形成介质层，所述栅介质层中与衬底和/或栅电极相邻接的栅介质材料为包 含Si，和n型器件为La、Ta中的一种，p型器件为Ti、Al中的一种的介质材料； 在氧气气氛中进行热退火处理。
8. 根据权利要求7所述的制造方法，其特征在于，形成栅介质层的步骤具体为： 形成介质材料，该介质材料包括与栅电极和/或衬底邻接的偶极子介质层以及与偶极 子介质层邻接的包含硅的阻挡介质层，对于n型器件偶极子介质层包含La、Ta中的一种，对 于P型器件偶极子介质层保护Ti、Al中的一种； 在氧气气氛中进行热退火处理。
9. 根据权利要求6-8中任一项所述的制造方法，其特征在于，在所述栅介质层上形成 栅电极的步骤具体为： 形成栅电极，栅电极中与栅介质层邻接的材料，对于n型器件为含La或Ta的金属氮化 物，对于P型器件为含Ti或A1的金属氮化物； 进行热退火。
10. 根据权利要求9所述的制造方法，其特征在于，所述热退火为形成源漏区时的退火 步骤。
【文档编号】H01L21/28GK104377236SQ201310358978
【公开日】2015年2月25日 申请日期:2013年8月16日 优先权日:2013年8月16日
【发明者】许高博, 徐秋霞 申请人:中国科学院微电子研究所