专利名称：制造槽栅型mosfet器件的方法
制造槽栅型MOSFET器件的方法背景技术通常功率金属氧化半导体场效应晶体管(MOSFET)器件由于较 高输入阻抗而具有非常简单的栅极驱动电路，并且其在关断时不存在 由于少数载流子的存储或复合而引起的时间延迟。因此，功率MOSFET 器件被广泛应用于诸如开关型电源、灯镇流器以及电机驱动电路。功率MOSFET器件典型地釆用利用平面扩散技术的DMOSFET (双扩散MOSFET)结构。近来己经进行了对槽栅型MOSFET (UMOSFET)器件结构的研 究，其中将半导体衬底蚀刻到预定深度以形成沟槽，并以栅极导电层 填充该沟槽。这样的槽栅型MOSFET器件增加了每单位面积的单元密 度，但是减小了阻抗，从而获得高集成度和低源极-漏极导通阻抗 (Rds(on))。由于槽栅型MOSFET器件需要高驱动电压和高电流密度，其可靠 性非常重要。因此，当施加高偏置电压以驱动器件时，槽栅氧化物层 的介质击穿现象和泄漏电流特性对于槽栅型MOSFET器件是非常重要 的。图1A、 IB和1C示出了现有技术制造槽栅型MOSFET器件的方 法的工艺示意图。参见图1A，将第二导电类型杂质有选择地注入第一导电类型的半 导体衬底1中，从而在半导体衬底中以预定深度形成第二导电类型基 区(未示出)。
其后，在基区(base region)上形成高浓度的第一导电类型的源极 区域(未示出)，以及形成穿过源极和基区的沟槽T。然后，在沟槽的内壁上形成栅极氧化物层2，以及在半导体衬底l 上形成硬掩膜氧化物层3。然后在半导体衬底1上淀积多晶硅4并完全填充沟槽。参见图1B，利用干法蚀刻将沟槽以外区域的多晶硅4全部移除。 蚀刻多晶硅4以使得多晶硅4填充到用作蚀刻停止层的硬掩膜氧化物 层3的高度的一半。参见图1C，利用干法蚀刻将硬掩膜氧化物层3移除。在移除硬掩 膜氧化物层3的步骤中，槽栅氧化物层2被暴露在等离子体中，从而 遭受损坏A。这种对槽栅氧化物层的损坏可引起栅极的介质击穿和电 流泄漏，从而导致器件可靠性的致命损坏。发明内容为此，本发明实施例涉及一种制造槽栅型MOSFET器件的方法， 其中防止了槽栅氧化物层被物理破坏，从而改善了介质击穿和泄漏电 流特性。根据实施例，制造槽栅型金属氧化物半导体场效应晶体管 (MOSFET)器件的方法包括在半导体衬底中形成沟槽；在沟槽的内 壁上形成栅极氧化物层；在包括栅极氧化物层的半导体衬底上形成第 一绝缘层；在沟槽中形成多晶硅；移除第一绝缘层的一部分以便形成 比第一绝缘层薄的第二绝缘层；在包括多晶硅的第二绝缘层上形成第 三绝缘层；蚀刻第三绝缘层以在多晶硅的侧壁上形成隔离物(spacer); 以及移除第二绝缘层。
图1A、 IB和1C所示为制造现有技术的槽栅型MOSFET器件的 方法的示意图。图2A至2G所示为根据本发明实施例制造槽栅型MOSFET器件 的方法的示意图。
具体实施方式
下文中，将参照附图对本发明实施例进行具体描述。应当理解， 当将层(或膜)、区域、图案、或结构被描述为在另一衬底、另一层 (或膜)、另一区域、另一焊盘、或另一图案"上(上面/上方/上部)" 或"下(下面/下方/下部)"时，其可以是直接在另一衬底、层(或膜)、 区域、焊盘、或图案上或下，也可以存在中间层。另外，应当理解， 当将层(或膜)、区域、图案、焊盘或结构被描述为在两个层(或膜)、 区域、焊盘、或图案之间时，其可以是在两个层(或膜)、区域、焊 盘、或图案之间仅有的层，或者也可以有一个或多个中间层存在。因 此，这应该由本发明的技术构思而决定。图2A至2G所示为根据本发明实施例的槽栅型MOSFET器件的 制造过程示意图。参见图2A，第二导电类型杂质被有选择地注入第一导电类型的半 导体衬底10中，以在半导体衬底10中以预定深度形成第二导电类型 的基区(未示出)。其后，在基区上形成高浓度的第一导电类型的源极区域(未示出)。然后，形成贯穿源极和基区的沟槽T，并在沟槽的内壁上形成栅 极氧化物层11。
在半导体衬底10上形成硬掩膜氧化物层20。硬掩膜氧化物层20 形成在除沟槽T外的半导体衬底10和栅极氧化物层11上。硬掩膜氧 化物层20可以在下面的步骤中用作蚀刻停止层。根据实施例，硬掩膜氧化物层20和栅极氧化物层11可由相同材 料形成。可以在衬底上和沟槽中淀积多晶硅30。参见图2B，可通过例如利用等离子的干法蚀刻，将多晶硅30从 除了沟槽外的任何区域中完全移除。可以将多晶硅30蚀刻到在用作蚀刻停止层的硬掩膜氧化物层20 的顶面之下。例如，可以将多晶硅30向下蚀刻到硬掩膜氧化物层20 高度的一半。这是为了防止多晶硅在干法蚀刻期间过度地凹入。参见图2C，利用干法蚀刻部分地移除预定厚度的硬掩膜氧化物层 20，以形成部分氧化物层21。可以将该部分氧化物层21形成为至少低于填充于沟槽T内的多晶 硅30的顶面。例如，部分氧化物层21可以被形成为具有从硬掩膜氧化物层20 厚度的30%至70%范围的厚度。在一个实施例中，部分氧化物层21可 以被形成为具有硬掩膜氧化物层20厚度的50%的厚度。参见图2D，由与硬掩膜氧化物层20不同的材料形成的绝缘层40 淀积在部分氧化物层21和多晶硅30上。例如，绝缘层40可以由氮化
物形成。由于氮化物层结构比氧化物层更致密，因此在某些实施例中 氮化物是优选的。参见图2E，绝缘层40被蚀刻以暴露多晶硅30的顶面，并在暴露 的多晶硅30的侧壁上形成隔离物41。参见图2F，可以将部分氧化物层21移除。在一个实施例中，通 过千法蚀刻将该部分氧化物层21从衬底10的表面上移除。这时，位 于隔离物41下的部分氧化物层21的部分区域21a没有被移除。参见图2G，可以将隔离物41移除。在一个实施例中，隔离物41 被通过利用例如磷酸的湿法蚀刻移除。因此，根据本发明实施例制造的槽栅型MOSFET在将硬掩膜氧化 物层从衬底的表面移除之前利用隔离物以防止栅极氧化物层被破坏。从而，能够改善槽栅型MOSFET的介质击穿和电流泄漏特性。本说明书中所提及的"一个实施例"、"实施例"、"示例性实 施例"等都意味着结合该实施例所描述的特征、结构或特性包括在本 发明的至少一个实施例中。在本说明书中多处出现的这样的术语并不 必须表示相同的实施例。而且，在结合任意实施例描述特征、结构或 特性时，认为结合其它实施例实现该特征、结构或特性这是在本领域 技术人员的理解范围内的。尽管已经参照多个实施例进行了描述，但应当理解本领域技术人 员能在不脱离本发明原理的精神和范围下设计多种其他变化和实施 例。尤其是，能在本说明书、附图以及所附权利要求的范围内对组成 部件和/或物体组合排列上进行各种变化。除了组成部分和/或排列的变 化之外，替换使用对于本领域技术人员也是显而易见的。
权利要求
1.一种制造槽栅型金属氧化物半导体场效应晶体管(MOSFET)器件的方法，该方法包括在半导体衬底中形成沟槽；在沟槽的内壁上形成栅极氧化物层；在露出沟槽的半导体衬底上形成第一绝缘层；在沟槽中形成多晶硅；移除第一绝缘层的一部分，从而形成厚度比第一绝缘层薄的第二绝缘层；在第二绝缘层和多晶硅上形成第三绝缘层；蚀刻第三绝缘层以在多晶硅的侧壁上形成隔离物；以及移除该第二绝缘层。
2. 如权利要求l的方法，其中在沟槽中形成多晶硅包括 在半导体衬底上，包括在沟槽内，淀积多晶硅；以及 将多晶硅从第一绝缘层的顶面移除，并将沟槽内的多晶硅的一部分移除到至少比第一绝缘层的顶面低的高度。
3. 如权利要求1的方法，其中移除第一绝缘层的一部分包括将第 一绝缘层蚀刻至与第一绝缘层的30%至70%的范围对应的厚度，从而 形成具有与第一绝缘层的30%至70%的范围对应的厚度的第二绝缘层。
4. 如权利要求3所述的方法，其中该第二绝缘层的厚度对应于第 一绝缘层的大约50%。
5. 如权利要求l的方法，其中该第一绝缘层包括氧化物。
6. 如权利要求l的方法，其中该第三绝缘层包括氮化物。
7. 如权利要求1的方法，其中，移除第二绝缘层包括利用隔离物 作为蚀刻掩膜，使得在该隔离物下的第二绝缘层不被移除。
8. 如权利要求1的方法，进一步包括在移除第二绝缘层后移除该 隔离物。
9. 如权利要求8的方法，其中移除隔离物包括进行湿法蚀刻。
10. 如权利要求9的方法，其中进行湿法蚀刻包括利用磷酸。
全文摘要
本发明公开了一种制造槽栅型金属氧化物半导体场效应晶体管(MOSFET)器件的方法。根据一个实施例，可以在半导体衬底中形成沟槽。可以在沟槽的内壁上形成栅极氧化物层。可以在包括栅极氧化物层的半导体衬底上形成第一绝缘层。可以在沟槽中形成多晶硅。可以通过将第一绝缘层蚀刻至预定厚度，来从第一绝缘层形成第二绝缘层，以使第二绝缘层薄于第一绝缘层。可以在多晶硅和第二绝缘层上形成第三绝缘层。可以蚀刻第三绝缘层以在多晶硅的侧壁上形成隔离物。然后，可以利用隔离物作为蚀刻掩膜移除第二绝缘层。
文档编号H01L21/336GK101211785SQ20071015370
公开日2008年7月2日 申请日期2007年9月14日 优先权日2006年12月27日
发明者金希大 申请人:东部高科股份有限公司