专利名称：槽栅型栅-漏复合场板高电子迁移率晶体管的制作方法
技术领域：
本发明属于微电子技术领域，涉及半导体器件，特别是基于宽禁带化合物半导体材 料异质结结构的槽栅型栅-漏复合场板高电子迁移率晶体管，可作为大功率系统的基本器 件。
背景技术：
当今世界，功率半导体器件如功率整流器和功率开关已广泛应用于开关电源、汽车 电子、工业控制、无线电通讯、电机控制等众多功率领域。功率半导体器件必须具备以 下两个重要的性能，即高击穿电压和低导通电阻。Baliga优值特性反映了在功率半导体 器件中存在击穿电压与导通电阻之间的折衷关系，为了满足高击穿电压和低导通电阻的 需要，人们在材料研制、器件结构设计等方面不断进行探索。硅材料是人们用于制作功 率半导体器件最常用的一种材料，然而随着科技的发展，硅基的功率半导体器件己经接 近其理论上的极限性能，而且无法满足越来越多应用领域中的需要。
为了进一步提高功率半导体器件的性能，人们采用了宽禁带化合物半导体材料以代 替传统的硅材料，这类材料，如氮化镓(GaN)等，往往具有较大的禁带宽度、高临界击穿 电场、高热导率、高载流子饱和速率等，因此在高频、高温、大功率等领域显示出极大 的优越性，而采用这类宽禁带化合物半导体材料制作功率半导体器件，既可以确保器件 的导通电阻进一步减小，又可以确保器件的击穿电压进一步得到提高，尤其是采用宽禁 带化合物半导体材料异质结结构，如AlGaN和GaN形成的异质结结构，制作的高电子 迁移率晶体管，更以其优越的器件性能和巨大的发展潜力而倍受全世界众多研究者的关 注。1980年，Mimura等人报道成功研制出了第一只AlGaAs/GaAs异质结场效应晶体管， 也是一种高电子迁移率晶体管，参见A new field-effect transistor with selectively doped GaAs/n-AlxGai-xAs heterostructures, Japanese Journal of Applied Physics, Vol. 19, No. 5, pp. L225-L227, May 1980。 1993年，Khan等人报道成功研制出了第一只AlGaN/GaN异质结 高电子迁移率晶体管，参见High electron mobility transistor based on a GaN陽AlxGa卜xN heteroj unction, Applied Physics Letters, Vol. 63, No. 9, pp. 1214-1215, August 1993。随着器 件研究的深入，人们对基于宽禁带化合物半导体材料异质结的高电子迁移率晶体管的研 究不断地取得突破。然而，功率系统所使用的高电子迁移率晶体管在工作时，靠近漏极 一侧的栅极边缘往往会收集大部分来自势垒层耗尽区中的电场线，因此该处的电场相当 高。此处的高电场会使得栅极泄漏电流增大，容易导致器件发生雪崩击穿，使其实际击穿电压偏小，从而导致该类器件的高击穿电压和大功率等优势不能充分发挥。另外，器 件的栅极泄露电流增大会导致其可靠性变差，加剧电流崩塌等效应。
为了提高高电子迁移率晶体管的击穿电压，同时增强器件的可靠性，有研究者采用 场板结构对其进行了改进，其结构如图l所示。该结构的基本原理是利用场板增加了耗 尽区的面积，提高了耗尽区可以承担的漏源电压，从而增大了器件的击穿电压；同时， 利用场板对势垒层耗尽区中电场线的分布进行调制，减小了栅极泄露电流。在高电子迁 移率晶体管中釆用场板结构，会在场板下方形成新的耗尽区，即高阻区，增加了栅极与 漏极之间势垒层中耗尽区的面积，使得耗尽区可以承担更大的漏源电压，从而增大了器 件的击穿电压。在高电子迁移率晶体管中采用场板结构，可以将部分原本收集在栅极靠 近漏极一侧的边缘的电场线收集到场板上，尤其是场板靠近漏极一侧的边缘，结果在栅 极靠近漏极一侧的边缘和场板靠近漏极一侧的边缘分别出现一个电场峰值，从而减少了 栅极靠近漏极一侧的边缘所收集的电场线，降低了该处的电场，减小了栅极泄露电流。
2000年，Zhang等人报道了采用重叠栅结构的高电子迁移率晶体管，也是一种采用栅场板 结构的高电子迁移率晶体管，获得了较高的击穿电压，参见High breakdown GaN HEMT with overlapping gate structure, IEEE Electron Device Letters, Vol. 21， No. 9, pp. 421-423, September2000。此外，为了提高高电子迁移率晶体管的跨导，同时减小栅极泄漏电流， 一些研究者采用了槽栅型的栅场板高电子迁移率晶体管，如Y. Okamoto等人于2004年报 道的槽栅型栅场板异质结场效应晶体管，参见179W recessed-gate AlGaN GaN heteroj unction FET with field-modulating plate, Electronics Letters, Vol. 40， No. 10, pp. 629-631, May 2004。然而即使采用了场板结构，高电子迁移率晶体管击穿电压的增加也 是有限度的。2001年，Karmalkar等人报道对采用栅场板结构的高电子迁移率晶体管进行 了仿真，揭示了存在一个最优化的场板尺寸结构，使得器件的击穿电压达到最大值，参 见Enhancement of breakdown voltage in AlGaN/GaN high electron mobility transistors using a field plate, IEEE Transactions on Electron Devices, Vol. 48, No.8, pp. 1515-1521， August 2001。因此为了获得更高的击穿电压， 一些研究者在高电子迁移率晶体管中采用了双场 板复合结构，如Karmalkar等人于2001年报道的采用栅场板和漏场板的高电子迁移率晶体 管，参见RESURF AlGaN/GaN HEMT for high voltage power switching,正EE Electron Device Letters, Vol. 22， No. 8, pp. 373-375, August 2001 。由于双场板复合结构在提高高电 子迁移率晶体管击穿电压方面的能力仍然有限，因此一些研究者采用了各种堆层场板的 结构，通过不断地增加堆层场板的个数来持续增加器件的击穿电压。2004年，Xing等人 报道了采用双层栅场板结构的AlGaN/GaN高电子迁移率晶体管，获得了很高的击穿电压，参见High breakdown voltage AlGaN-GaN HEMTs achieved by multiple field plates, IEEE Electron Device Letters, Vol. 25, No. 4， pp. 161-163， April 2004。但是采用堆层场板结构的 高电子迁移率晶体管的制作工艺比较复杂，'每增加一层场板都需要多加光刻、淀积金属、 淀积绝缘介质材料、剥离、清洗等工艺步骤，而且要使各层场板下面所淀积的绝缘介质 材料具有合适的厚度，必须进行繁琐的工艺调试，因此大大增加了器件制造的难度，降 低了器件的成品率。
发明内容
本发明的目的在于克服上述已有技术的不足，提供一种制造工艺简单的槽栅型栅-漏 复合场板高电子迁移率晶体管，以增强器件的可靠性，实现器件的高击穿电压和高成品 率。
为实现上述目的，本发明提供的器件结构采用任何宽禁带化合物半导体材料组合而
成的异质结结构，该结构自下而上包括衬底、过渡层、势垒层、源极、漏极、槽栅、 钝化层、栅场板、漏场板和保护层，该漏场板与漏极电气连接，该槽栅与栅场板电气连 接，其中，势垒层上开有凹槽；栅场板与漏场板之间的钝化层上淀积有n个浮空场板，lid 。 所述的槽栅位于势垒层的凹槽中，n个浮空场板与栅场板和漏场板位于同一层面上 所述的每个浮空场板大小相同，相互独立，各浮空场板按照相邻两浮空场板之间的 间距均为0.12~3.3pm的方式均匀分布于栅场板与漏场板之间。
所述的栅场板与其最邻近的浮空场板之间的距离为0.1~2.7pm，漏场板与其最邻近的 浮空场板之间的距离为0.08~2.2nm。
为实现上述目的，本发明提供的制作槽栅型栅-漏复合场板高电子迁移率晶体管的方
法，包括如下过程 .
在衬底上外延宽禁带化合物半导体材料的过渡层作为器件的工作区； 在过渡层上淀积宽禁带化合物半导体材料的势垒层；
在势垒层上第一次制作掩膜，并在势垒层的两端淀积金属，再在N2气氛中进行快速 热退火，分别制作源极和漏极；
在势垒层上第二次制作掩膜，并在源极和漏极之间的势垒层刻蚀出凹槽；
在势垒层上第三次制作掩膜，并在凹槽中淀积金属，制作槽栅，该槽栅与凹槽两端
的间距分别为Rl和R2， Rl和R2长度相等且均为0 2prn;
分别在源极上部、漏极上部和槽栅上部，以及势垒层上的其它区域淀积钝化层；在钝化层上制作掩膜，并在源极与漏极之间的钝化层上淀积金属，以制作厚度均为 0.3 8nm的栅场板、n个浮空场板及漏场板，论l，并分别将栅场板与槽栅电气连接，将 漏场板与漏极电气连接；
在栅场板、各浮空场板和漏场板的外围区域淀积保护层。
本发明器件与采用传统栅场板的槽栅型高电子迁移率晶体管比较具有以下优点
1. 增大了耗尽区的面积，进一步提高了器件的击穿电压。
本发明由于采用浮空场板结构，使器件在处于工作状态尤其是处于关态的工作状态 时，在栅场板与其最邻近的浮空场板之间，在各个浮空场板彼此之间，以及在漏场板与 其最邻近的浮空场板之间都存在电容耦合作用，于是电势从栅场板到漏场板逐渐升高， 使得槽栅与漏极之间势垒层中的耗尽区，即高阻区的面积大大增加，促使该耗尽区承担 更大的漏源电压，从而大大提高了器件的击穿电压。
2. 进一步减小了器件的栅极泄露电流，增强了器件的可靠性。
本发明由于采用浮空场板结构，使器件势垒层耗尽区中电场线的分布得到了更强的 调制，器件中槽栅靠近漏极一侧的边缘、栅场板与其最邻近的浮空场板之间、各个浮空 场板彼此之间以及漏场板与其最邻近的浮空场板之间都会产生一个电场峰值，而且通过 调整栅场板与其最邻近的浮空场板之间的距离、各个浮空场板彼此之间的距离，以及漏 场板与其最邻近的浮空场板之间距离，可以使得上述各个电场峰值相等且小于宽禁带化 合物半导体材料的击穿电场，从而大大减少了槽栅靠近漏极一侧的边缘所收集的电场线， 有效地降低了该处的电场，大大减小了栅极泄露电流，显著增强了器件的可靠性。
3. 工艺简单，易于实现，成品率高。
本发明器件结构中由于栅场板、各浮空场板和漏场板位于同一层钝化层上，且只有 一层，因此只需要一步工艺便可以同时实现栅场板、各浮空场板和漏场板的制作，避免 了传统的堆层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。
仿真结果表明本发明器件的击穿电压远远大于采用传统栅场板的槽栅型高电子迁移 率晶体管的击穿电压。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
图1是采用传统栅场板的高电子迁移率晶体管的结构图2是本发明槽栅型栅-漏复合场板高电子迁移率晶体管的结构图；图3是本发明槽栅型栅-漏复合场板高电子迁移率晶体管的制作流程图； 图4是对传统器件和本发明器件仿真所得的击穿曲线图。
具体实施例方式
参照图2，本发明槽栅型栅-漏复合场板高电子迁移率晶体管是基于宽禁带化合物半 导体材料异质结结构，其结构自下而上为衬底l、过渡层2、势垒层3、钝化层8与保 护层12。其中，势垒层3上的两端分别为源极4和漏极5，源极4和漏极5之间刻蚀有 凹槽6，该凹槽的深度D小于势垒层的厚度，槽栅7位于凹槽6中，并与该凹槽两端的 间距分别为Rl和R2， Rl和R2长度相等且均为0~2nm。钝化层8位于源极4上部、漏 极5上部和槽栅7上部，以及势垒层3上的其它区域。在钝化层8上制作有栅场板9、 n 个浮空场板10及漏场板11，论l，栅场板与其最邻近的浮空场板之间的距离Sl为 0.1~2.7nm，漏场板与其最邻近的浮空场板之间的距离S3为0.08~2.2pm，各浮空场板与 栅场板和漏场板位于同一层钝化层上，且各浮空场板按照相邻两浮空场板之间的间距S3 均相等且为0.12 3.3|am的方式均匀分布于栅场板与漏场板之间。各浮空场板10的大小 相同，沿着平行于栅场板宽度和漏场板宽度的方向放置，不与任何电极或者金属接触， 处于相互独立的浮空状态。栅场板的有效长度L0为0.28~6|am，每个浮空场板的长度LI 均为0.2~5.5pm，漏场板的有效长度L2为0.3~5|_im。保护层12位于栅场板9、各浮空场 板10和漏场板11的外围区域。栅场板9与槽栅7电气连接，漏场板11与漏极5电气连 接。
上述器件的衬底1可以为蓝宝石、碳化硅、硅或其它外延衬底材料；过渡层2由若 干层相同或不同的宽禁带化合物半导体材料组成，其厚度为1 5pm;势垒层3由若干层 相同或不同的宽禁带化合物半导体材料组成，其厚度为10 50nm;钝化层8可以为Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它绝缘介质材料，其厚度为0.04 0.9^im;保护层 12可以为Si02、SiN、 A1203、 Sc203、Hf02、Ti02或其它绝缘介质材料，其厚度为0.33~8.4pm; 栅场板9、n个浮空场板IO及漏场板11采用两层或三层金属层的组合，其厚度为0.3 8pm。
参照图3，本发明制作槽栅型栅-漏复合场板高电子迁移率晶体管的过程如下
步骤l，在衬底1上外延过渡层2作为器件的工作区，如图3a。
选择一衬底l，该衬底材料可以为蓝宝石、碳化硅、硅或其它外延衬底材料，并在其 上外延厚度为l-5pm的宽禁带化合物半导体材料过渡层2作为器件的工作区，该过渡层 材料由若干层相同或不同的宽禁带化合物半导体材料组成，如仅由GaN材料组成，或自 下而上由A1N和GaN两层材料组成，或仅由GaAs材料组成。外延过渡层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外延技术或其它可以用于外 延过渡层的技术。
步骤2，在过渡层2上淀积势垒层3，如图3b。
在过渡层2上淀积厚度为10~50nm的势垒层3，该势垒层材料由若干层相同或不同 的宽禁带化合物半导体材料组成，如仅由AlxGawN材料组成，或自下而上由AlxGa,—xN 和GaN两层材料组成，或仅由AlxGa,.xAs材料组成，0<X<1， X表示A1组分的含量。 淀积势垒层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外 延技术或其它可以用于淀积势垒层的技术。
步骤3，在势垒层3上分别制作源极4和漏极5，如图3c。
在势垒层3上第一次制作掩膜，分别在其两端淀积金属，再在N2气氛中进行快速热 退火，制作源极4和漏极5，其中所淀积的金属采用Ti/Al/Ni/Au组合或Ti/Al/Ti/Au组合 或 Ti/Al/Mo/Au 组合，或采用其它金属组合，金属厚度为 0.01 0.04|im/0.03~0.16nm/0.02~0.12^mi/0.06 0.15nm。淀积金属的方法采用电子束蒸发技 术或溅射技术或其它可以用于淀积金属的技术。
步骤4，在势垒层3上刻蚀出凹槽6，如图3d。
在势垒层3上第二次制作掩膜，在源极和漏极之间的势垒层上刻蚀出凹槽6，该凹槽 深度D小于势垒层的厚度。刻蚀凹槽的方法采用反应离子刻蚀技术或感应耦合等离子体 技术或反应离子刻蚀-感应耦合等离子体技术或其它可以用于刻蚀凹槽的技术。
步骤5，在凹槽6中制作槽栅7，如图3e。
在势垒层3上第三次制作掩膜，并在凹槽6中淀积金属，制作槽栅7，其中所淀积的 金属采用Ni/Au金属组合，或采用其它金属组合，金属厚度为0.01~0.04nm/0.08 0.4|im， 该槽栅7与凹槽6两端的间距分别为Rl和R2， Rl和R2长度相等且均为0~2pm。淀积 金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。
步骤6，淀积钝化层8，如图3f。
分别在源极4上部、漏极5上部和槽栅7上部，以及势垒层3上的其它区域淀积钝 化层8,该钝化层材料可以采用Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它绝缘介质 材料，其厚度为0.04~0.9pm。淀积钝化层的方法采用化学气相淀积技术或蒸发技术或原 子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积钝化层的技术。
步骤7，制作栅场板9、各浮空场板10及漏场板11，如图3g。在钝化层8上制作掩膜，该掩膜是按照栅场板9与其最邻近的浮空场板之间的距离 为0.1~2.7pm，漏场板11与其最邻近的浮空场板之间的距离为0.08 2.2|_mi，且各浮空场 板10按照相邻两浮空场板之间的间距均相等的规律设置，该间距为0.12~3.3|am。利用该 掩膜在钝化层上淀积金属厚度均为0.3~8pm的栅场板9、 n个浮空场板10及漏场板11， nd。该栅场板、各浮空场板及漏场板的淀积均采用两层或三层的金属层组合。对于两层 金属组合采用Ti/Au或Ni/Au或Pt/Au，厚度为0.03~1.8nm/0.27 6.2pm;对于三层金属组 合采用Ti/Mo/Au或Ti/Ni/Au或Ti/Pt/Au，厚度为0.025~1.8^n/0.115~2.2|am/0.16~4|_im。 栅场板的有效长度L0为0.28~6|im,每个浮空场板的长度LI均为0.2 5.5|am，漏场板的 有效长度L2为0.3 5pm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用 于淀积金属的技术。
完成栅场板9、 n个浮空场板10及漏场板11的制作后，将栅场板9与槽栅7电气连 接，将漏场板11与漏极5电气连接。 步骤8，淀积保护层12，如图3h。
在栅场板9、各浮空场板10和漏场板11的外围区域淀积保护层12，其中保护层材 料采用Si02或SiN或A1203或Sc203或Hf02或Ti02或其它绝缘介质材料，其厚度为 0.33 8.4pm。淀积保护层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或 溅射技术或分子束外延技术或其它可以用于淀积保护层的技术。
根据以上所述的器件结构和制作方法，本发明给出以下六种实施例，但并不限于这 些实施例。
实施例一
制作衬底为蓝宝石、钝化层为SiCb、保护层为Si02和各场板为Ti/Au金属组合的复 合场板高电子迁移率晶体管，其过程是
1. 使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为l|_un的未掺杂过 渡层2，该过渡层自下而上由厚度分别为35nm和0.965|_im的GaN材料构成。外延下层 GaN材料采用的工艺条件为温度为535。C，压力为105Torr，氢气流量为5100sccm，氨 气流量为5100sccm，镓源流量为35nmol/min;外延上层GaN材料采用的工艺条件为 温度为1050°C，压力为105Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流 量为'160(miol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为50nm的未掺杂 势垒层3，该势垒层自下而上由厚度为45nm、铝组分为0.15的Alai5Gaa85N材料和厚度为5nm的GaN材料构成。淀积下层Alai5Gaa85N材料采用的工艺条件为温度为1080°C， 压力为105Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流量为ll|amol/min， 铝源流量为2pmol/min;淀积上层GaN材料采用的工艺条件为温度为1080°C，压力为 105Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流量为5^unol/min。
3. 在势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N2气氛中 进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/NiAu金属组合，金 属层厚度为0.01nm/0.03nm/0.02nm/0.06|_im。淀积金属采用的工艺条件为真空度小于 1.8xi(r3pa，功率范围为200 1000W，蒸发速率小于3A/s;快速热退火采用的工艺条件为 温度为830°C，时间为50s。
4. 在势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的势垒层上刻蚀 出凹槽6，该凹槽深度D为20nm。刻蚀凹槽采用的工艺条件为反应气体Cl2的流量为 5sccm，压力为10mT，功率为100 W。
5. 在势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属，制作槽栅7， 其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.01nm/0.08pm，该槽栅7与凹槽6 两端的间距Rl和R2均为Onm。淀积金属采用的工艺条件为真空度小于1.2xl0,a， 功率范围为200 700W，蒸发速率小于2A/s。
6. 使用等离子体增强化学气相淀积技术分别覆盖源极4上部、漏极5上部和槽栅7 上部，以及势垒层3上的其它区域，完成淀积厚度为0.04pm的Si02钝化层8。淀积钝化 层采用的工艺条件为气体为N20及SiH4，气体流量分别为800sccm和150sccm，温度、 RF功率和压力分别为250°C、 25W和1000mT。
7. 在Si02钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为0.03^im/0.27pm的Ti/Au金属组合，分别制作栅场板9、两个浮空场板10 及漏场板11，该栅场板的有效长度L0为0.28nm，各浮空场板的长度Ll均为0.2pm，漏 场板的有效长度L2为0.3pm，栅场板与其最邻近的浮空场板之间的距离Sl为O.l(am， 两浮空场板之间的距离S2为0.12pm,漏场板与其最邻近的浮空场板之间的距离S3为 0.08pm。淀积金属采用的工艺条件为真空度小于1.8xlO—3Pa，功率范围为200-700W， 蒸发速率小于3A/s。将栅场板9与槽栅7电气连接，将漏场板11与漏极5电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖栅场板9、各浮空场板10和漏场板 ll的外围区域，完成淀积厚度为0.33pm的SiC)2保护层12，淀积保护层采用的工艺条件 为气体为N20及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250。C、 25W和1000mT。 实施例二
制作衬底为碳化硅、钝化层为SiN、保护层为SiN和各场板为Ni/Au金属组合的复 合场板高电子迁移率晶体管，其过程是
1. 使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为2.6pm的未掺杂 过渡层2，该过渡层自下而上由厚度为20nm的A1N材料和厚度为2.58|am的GaN材料构 成。外延下层A1N材料采用的工艺条件为温度为980。C，压力为110Torr，氢气流量为 4300sccm，氨气流量为4300sccm，铝源流量为5nmol/min;外延上层GaN材料采用的工 艺条件为温度为980°C，压力为110Torr，氢气流量为4300sccm,氨气流量为4300sccm， 镓源流量为110)xmol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为28nm，且铝组 分为0.3的未惨杂Ala3Gaa7N势垒层3。采用的工艺条件为温度为1060°C，压力为 110Torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为9pmol/min，铝源流 量为4拜ol/min。
3. 在Al。.3GaQ.7N势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再 在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au金 属组合，金属层厚度为0.02nm/0.12|^m/0.07(mi/0.07|im。淀积金属采用的工艺条件为真 空度小于1.8xlO,a，功率范围为200~1000W，蒸发速率小于3A/s;快速热退火采用的 工艺条件为温度为850。C，时间为40s。.
4在AlQ.3Gao.7N势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的 势垒层上刻蚀出凹槽6，该凹槽深度D为10nm。刻蚀凹槽采用的工艺条件为反应气体 Cb的流量为5sccm，压力为10mT，功率为100 W。
5. 在Alo.3Gao.7N势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属， 制作槽栅7，其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.02pm/0.3|^m，该槽 栅7与凹槽6两端的间距Rl和R2均为0.5nm。淀积金属采用的工艺条件为真空度小 于1.2xl0、a，功率范围为200~700W，蒸发速率小于2A/s。
6. 使用等离子体增强化学气相淀积技术分别覆盖源极4上部、漏极5上部和槽栅7 上部，以及势垒层3上的其它区域，完成淀积厚度为0.3pm的SiN钝化层8。淀积钝化 层采用的工艺条件为气体为NH3、 N2&SiH4，气体流量分别为2.5sccm、 900sccm和 200sccm，温度、RF功率和压力分别为300°C、 25W和900mT。7. 在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为0.6pm/3pm的Ni/Aii金属组合，分别制作栅场板9、十个浮空场板10及漏 场板ll，该栅场板的有效长度L0为0.5pm，各浮空场板的长度L1均为lpm，漏场板的 有效长度L2为3pm，栅场板与其最邻近的浮空场板之间的距离S1为1.3pm，相邻两浮 空场板之间的距离S2为1.4pm，漏场板与其最邻近的浮空场板之间的距离S3为lpm。 淀积金属采用的工艺条件为真空度小于1.8xlO—3Pa，功率范围为20(K700W，蒸发速率 小于3A/s。将栅场板9与槽栅7电气连接，将漏场板11与漏极5电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖栅场板9、各浮空场板10和漏场板 ll的外围区域，完成淀积厚度为4^m的SiN保护层12。淀积保护层采用的工艺条件为 气体为NH3、 N2及SiH4，气体流量分别为2.5sccm、 900sccm和200sccm，温度、RF功 率和压力分别为300°C、 25W和卯OmT。
实施例三
制作衬底为硅、钝化层为八1203、保护层为Al203和各场板为Pt/Au金属组合的复合 场板高电子迁移率晶体管，其过程是
1. 使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为5nm的未掺杂过渡层 2，该过渡层自下而上由厚度为100nm的A1N材料和厚度为4.9pm的GaN材料构成。外 延下层A1N材料采用的工艺条件为温度为810°C，压力为120Torr，氢气流量为4100sccm， 氨气流量为4100sccm，铝源流量为20pmol/min;外延上层GaN材料采用的工艺条件为 温度为950°C，压力为120Torr，氢气流量为4100sccm，氨气流量为4100sccm，镓源流 量为100jjmol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为10nm，且铝组 分为0.5的未掺杂Ala5Gao.5N势垒层3。'采用的工艺条件为温度为1070°C,压力为 120Torr,氢气流量为4100sccm，氮气流量为4100sccm，镓源流量为12|miol/min，铝源 流量为12(imol/min。
3在Alo.5Gao.sN势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再 在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Mo/Au 金属组合，金属层厚度为0.04nm/0.16nm70.12iam/0.15pm。淀积金属采用的工艺条件为 真空度小于1.8xl(T3Pa，功率范围为200~1800W，蒸发速率小于3A/s;快速热退火采用 的工艺条件为温度为880。C，时间为30s。
4在AlQ.5Gaa5N势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的势垒层上刻蚀出凹槽6，该凹槽深度D为2nm。刻蚀凹槽采用的工艺条件为反应气体 Cl2的流量为5sccm，压力为lOmT,功率为100W。
5. 在Ala5Gaa5N势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属， 制作槽栅7，其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.04^m/0.4iam,该槽 栅7与凹槽6两端的间距Rl和R2均为2nm。淀积金属采用的工艺条件为真空度小于 1.2x10—3Pa，功率范围为200~700W，蒸发速率小于2A/s。
6. 使用原子层淀积技术分别覆盖源极4上部、漏极5上部和槽栅7上部，以及势垒层 3上的其它区域，完成淀积厚度为0.9pm的Al2O3钝化层8。淀积钝化层采用的工艺条件 为以TMA和H20为反应源，载气为N2，载气流量为200sccm，衬底温度为30(TC， 气压为700Pa。
7. 在A1203钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为1.8nm/6.2|^m的Pt/Au金属组合，分别制作栅场板9、 二十个浮空场板10 及漏场板ll，该栅场板的有效长度LO为6pm，各浮空场板的长度Ll均为5.5pm，漏场 板的有效长度L2为5pm，栅场板与其最邻近的浮空场板之间的距离S1为2.7)am，相邻 两浮空场板之间的距离S2为3.3nm，漏场板与其最邻近的浮空场板之间的距离S3为 2.2pm。淀积金属采用的工艺条件为真空度小于1.8x10—3Pa，功率范围为200 1000W， 蒸发速率小于3A/s。将栅场板9与槽栅7电气连接，将漏场板11与漏极5电气连接。
8. 使用原子层淀积技术分别覆盖栅场板9、各浮空场板IO和漏场板11的外围区域， 完成淀积厚度为8.4pm的八1203保护层12。淀积保护层采用的工艺条件为以TMA和 H20为反应源，载气为N2，载气流量为200sccm，衬底温度为300'C，气压为700Pa。
实施例四
制作衬底为蓝宝石、钝化层为Si02、保护层为Al203和各场板为Ti/Mo/Au金属组合 的复合场板高电子迁移率晶体管，其过程是
1. 与实施例一的过程1相同；
2. 与实施例一的过程2相同；
3. 与实施例一的过程3相同；
4. 与实施例一的过程4相同；
5. 与实施例一的过程5相同；
6. 与实施例一的过程6相同；7. 在Si02钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为0.025^im/0.115pm/0.16nm的Ti/Mo/Au金属组合，分别制作栅场板9、五个 浮空场板10及漏场板11，该栅场板的有效长度L0为0.28)Lim，各浮空场板的长度L1均 为0.2pm，漏场板的有效长度L2为0.3pm，栅场板与其最邻近的浮空场板之间的距离Sl 为O.l)am，相邻两浮空场板之间的距离S2为0.12nm，漏场板与其最邻近的浮空场板之间 的距离S3为0.08pm。淀积金属采用的工艺条件为真空度小于1.8x10—3Pa，功率范围为 200~1800W，蒸发速率小于3A/s。将栅场板9与槽栅7电气连接，将漏场板11与漏极5 电气连接。
8. 使用原子层淀积技术分别覆盖栅场板9、各浮空场板IO和漏场板11的外围区域， 完成淀积厚度为0.33)am的八1203保护层12。淀积保护层采用的工艺条件为以TMA和 H20为反应源，载气为N2，载气流量为200sccm，衬底温度为30(TC，气压为700Pa。
实施例五
制作衬底为碳化硅、钝化层为SiN、保护层为Si02和各场板为Ti/Ni/Au金属组合的 复合场板高电子迁移率晶体管，其过程是
1. 与实施例二的过程l相同；
2. 与实施例二的过程2相同；
3. 与实施例二的过程3相同；
4. 与实施例二的过程4相同；
5. 与实施例二的过程5相同；
6. 与实施例二的过程6相同；
7. 在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为lnm/1.5pm/2^im的Ti/Ni/Au金属组合，分别制作栅场板9、 二十个浮空场 板10及漏场板11，该栅场板的有效长度L0为1.2pm，各浮空场板的长度Ll均为1.5nm， 漏场板的有效长度L2为2pm，栅场板与其最邻近的浮空场板之间的距离Sl为1.6pm， 相邻两浮空场板之间的距离S2为L8^m，漏场板与其最邻近的浮空场板之间的距离S3 为1.2pm。淀积金属采用的工艺条件为真.空度小于1.8xl0,a，功率范围为200 700W， 蒸发速率小于3A/s。将栅场板9与槽栅7电气连接，将漏场板ll与漏极5电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖栅场板9、各浮空场板10和漏场板 11的外围区域，完成淀积厚度为4.7nm的Si02保护层12。淀积保护层采用的工艺条件为气体为N20及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力分 别为250。C、 25W和1000mT。
实施例六
制作衬底为硅、钝化层为A1203、保护层为SiN和各场板为Ti/Pt/Au金属组合的复合 场板高电子迁移率晶体管，其过程是
1. 与实施例三的过程1相同；
2. 与实施例三的过程2相同；
3. 与实施例三的过程3相同；
4. 与实施例三的过程4相同；
5. 与实施例三的过程5相同；
6. 与实施例三的过程6相同；
7. 在A1203钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度均为1.8pm/2.2nm/4nm的Ti/Pt/Au金属组合，分别制作栅场板9、四十个浮空 场板IO及漏场板ll，该栅场板的有效长度LO为6pm，各浮空场板的长度Ll均为5.5)tim， 漏场板的有效长度L2为5pm，栅场板与其最邻近的浮空场板之间的距离Sl为2.7nm， 相邻两浮空场板之间的距离S2为3.3pm，漏场板与其最邻近的浮空场板之间的距离S3 为2.2|im。淀积金属采用的工艺条件为真空度小于1.8xl(T3Pa，功率范围为200~1000W， 蒸发速率小于3A/s。将栅场板9与槽栅7电气连接，将漏场板11与漏极5电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖栅场板9、各浮空场板10和漏场板 11的外围区域，完成淀积厚度为8.4pm的SiN保护层12。淀积保护层采用的工艺条件为 气体为NH3、 N2&SiH4，气体流量分别为2.5sccm、 900sccm和200sccm，温度、RF功 率和压力分别为300°C、 25W和900mT。
本发明的效果可通过图4进一步说明。
图4给出了采用AlQ.23GaQ.77N/GaN异质结结构时，采用传统栅场板的槽栅型高电子 迁移率晶体管与本发明采用十个浮空场板的器件的击穿仿真图，由该图可以看出，采用
传统栅场板的槽栅型高电子迁移率晶体管的击穿曲线中发生击穿，即漏极电流迅速增加 时的漏源电压大约在710V，而本发明器件的击穿曲线中发生击穿时的漏源电压大约在 3450V，证明本发明器件的击穿电压远远大于采用传统栅场板的槽栅型高电子迁移率晶体
管的击穿电压。 '对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明 的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是 这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
权利要求
1. 一种槽栅型栅-漏复合场板高电子迁移率晶体管，包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、槽栅(7)、钝化层(8)、栅场板(9)、漏场板(11)和保护层(12)，该漏场板(11)与漏极(5)电气连接，该槽栅(7)与栅场板(9)电气连接，其特征在于，势垒层(3)上开有凹槽(6)；栅场板与漏场板之间的钝化层上淀积有n个浮空场板(10)，n≥1。
2. 根据权利要求1所述的高电子迁移率晶体管，其特征在于，槽栅(7)位于势垒层 的凹槽(6)中，n个浮空场板与栅场板和漏场板位于同一层面上。
3. 根据权利要求1所述的高电子迁移率晶体管，其特征在于每个浮空场板大小相同， 相互独立，各浮空场板按照相邻两浮空场板之间的间距均为0.12~3.3pm的方式均匀分布 于栅场板与漏场板之间。
4. 根据权利要求1所述的高电子迁移率晶体管，其特征在于栅场板(9)与其最邻近 的浮空场板之间的距离为0.1~2.7nm，漏场板(11)与其最邻近的浮空场板之间的距离为 0.08~2,2,。
5. 根据权利要求1所述的高电子迁移率晶体管，其特征在于每个浮空场板(10)的厚 度均为0.3 8pm，每个浮空场板的长度均为0.2~5.5pm，栅场板的有效长度为0.28~6nm， 漏场板的有效长度为0.3~5nm。
6. 根据权利要求1或2所述的高电子迁移率晶体管，其特征在于凹槽(6)的深度D 小于势垒层的厚度，槽栅(7)与凹槽(6)两端的间距分别为R1和R2， R1和R2长度 相等且均为0 2pm。
7. —种制作槽栅型栅-漏复合场板高电子迁移率晶体管的方法，包括如下过程在衬底(1)上外延宽禁带化合物半导体材料的过渡层(2)作为器件的工作区；在过渡层(2)上淀积宽禁带化合物半导体材料的势垒层(3);在势垒层(3)上第一次制作掩膜，并在势垒层(3)的两端淀积金属，再在N2气氛 中进行快速热退火，分别制作源极(4)和漏极(5);在势垒层(3)上第二次制作掩膜，并在源极和漏极之间的势垒层刻蚀出凹槽(6);在势垒层(3)上第三次制作掩膜，并在凹槽(6)中淀积金属，制作槽栅(7)，该 槽栅(7)与凹槽(6)两端的间距分别为R1和R2， Rl和R2长度相等且均为0 2pm;分别在源极(4)上部、漏极(5)上部和槽栅(7)上部，以及势垒层(3)上的其 它区域淀积钝化层(8);在钝化层(8)上制作掩膜，并在源极与漏极之间的钝化层上淀积金属，以制作厚度 均为0.3 8jam的栅场板(9) 、 n个浮空场板(10)及漏场板(11) ， n^1，并分别将栅 场板(9)与槽栅(7)电气连接，将漏场板(11)与漏极(5)电气连接；在栅场板(9)、各浮空场板(10)和漏场板(11)的外围区域淀积保护层(12)。
8. 根据权利要求7所述的方法，其特征在于在源极与漏极之间的钝化层上淀积金属制 作厚度均为0.3 8^m的栅场板、各浮空场板及漏场板，采用两层或三层的金属层组合。
9. 根据权利要求8所述的方法，其特征在于两层金属组合采用Ti/Au或Ni/Au或 Pt/Au，厚度为0.03~1.8|am/0.27~6.2nm。
10. 根据权利要求8所述的方法，其特征在于三层金属组合采用Ti/Mo/Au或Ti/Ni/Au 或Ti/Pt/Au，厚度为0.025~1.8|am/0.115~2.2nm/0.16~4|Lim。
全文摘要
本发明公开了一种槽栅型栅-漏复合场板高电子迁移率晶体管，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、槽栅(7)、钝化层(8)、栅场板(9)、漏场板(11)和保护层(12)，该漏场板(11)与漏极(5)电气连接，该槽栅(7)与栅场板(9)电气连接，其中，势垒层(3)上开有凹槽(6)；栅场板与漏场板之间的钝化层上淀积有n个浮空场板(10)。每个浮空场板大小相同，处于浮空状态，且按照等间距的方式分布于栅场板与漏场板之间。n个浮空场板与栅场板和漏场板在钝化层上一次工艺完成。本发明具有工艺简单、可靠性好和击穿电压高的优点，可制作基于宽禁带化合物半导体材料异质结的大功率器件。
文档编号H01L21/02GK101414625SQ20081023252
公开日2009年4月22日 申请日期2008年12月1日 优先权日2008年12月1日
发明者张进成, 张金风, 翠 杨, 维 毛, 过润秋, 跃 郝, 马晓华 申请人:西安电子科技大学