专利名称：槽栅型源场板高电子迁移率器件及其制作方法
技术领域：
本发明属于微电子技术领域，涉及半导体器件，特别是基于ni-v族化合物半导体材 料异质结结构的槽栅型源场板高电子迁移率器件，可作为微波、毫米波通讯系统以及雷 达系统的基本器件。
背景技术：
业内周知，由ni族元素和v族元素所组成的半导体材料，即in-v族化合物半导体材
料，如氮化镓(GaN)基、砷化镓(GaAs)基、磷化铟(InP)基等半导体材料，它们的禁带宽度 往往差异较大，因此人们通常利用这些III-V族化合物半导体材料形成各种异质结结构。 由于在异质结中异质结界面两侧的III-V族化合物半导体材料的禁带宽度存在较大的差
异，使得这些异质结结构具有一个共同特点，即在异质结界面附近产生一个量子势井。
对于由III-V族化合物半导体材料所组成的异质结，人们通过对材料进行掺杂，或者利用
材料的极化效应等特性，可以在量子势井中产生高浓度的二维电子气，这种二维电子气 由大量的电荷载流子构成。另外由于这种二维电子气被束缚在量子势井中，实现了载流 子与电离杂质在空间上的分离，减少了电离杂质对载流子的库仑力作用，消除了电离散 射中心的影响，从而大大提高了载流子的迁移率。这种高浓度二维电子气和高载流子迁
移率，使得III-V族化合物半导体材料异质结具有良好的电特性。
基于m-v族化合物半导体材料异质结制作而成的高电子迁移率器件，继承了in-v族 化合物半导体材料异质结的优点，如高载流子浓度、高载流子迁移率、高工作频率、大 功率及耐高温等，可以广泛应用于微波、毫米波通讯系统和雷达系统等领域，因此高电
子迁移率器件自从诞生之日起便成为众多研究者研究的热点。1980年，Takashi Mimura 等人报道成功研制出了第一只AlGaAs/GaAs异质结场效应晶体管，也是一种高电子迁移 率器件，参见A new field-effect transistor with selectively doped GaAs/n-AlxGai—xAs heterostructures, Japanese Journal of Applied Physics, Vol. 19, No. 5, pp. L225-L227, May 1980。 1993年，Khan等人报道成功研制出了第一只AlGaN/GaN异质结高电子迁移率晶 体管，也是一种高电子迁移率器件，参见High electron mobility transistor based on a GaN-AlxGa!.xN heterojunction, Applied Physics Letters, Vol. 63, No. 9， pp. 1214-1215， August 1993。随着对器件研究的深入，人们对基于III-V族化合物半导体材料异质结的高 电子迁移率器件的研究不断取得新的突破。然而，高电子迁移率器件工作时势垒层耗尽 区中的电场线的分布并不均匀，靠近漏极一侧的栅极边缘往往收集大部分的电场线，因此该处的电场相当高。此处的高电场会使得栅极泄漏电流增大，容易导致器件发生雪崩 击穿，使其实际击穿电压偏小，从而导致该类器件的高击穿电压和大功率等优势不能充 分发挥。另外，器件的栅极泄露电流增大会导致其可靠性变差。
为了提高高电子迁移率器件的击穿电压，充分发挥其输出功率高的优势，同时增强 器件的可靠性，有研究者采用场板结构对其进行了改进，其结构如图l所示。该结构的基 本原理是利用场板增加了耗尽区的面积，提高了耗尽区可以承担的漏源电压，从而增 大了器件的击穿电压；同时，利用场板对势垒层耗尽区中电场线的分布进行调制，减小 了栅极泄露电流。在高电子迁移率器件中采用场板结构，会在场板下方形成新的耗尽区， 即高阻区，增加了栅极与漏极之间势垒层中耗尽区的面积，使得耗尽区可以承担更大的 漏源电压，从而增大了器件的击穿电压。在高电子迁移率器件中采用场板结构，可以将 部分原本收集在栅极靠近漏极一侧的边缘的电场线收集到场板上，尤其是场板靠近漏极
一侧的边缘，结果在栅极靠近漏极一侧的边缘和场板靠近漏极一侧的边缘分别出现一个 电场蜂值，从而减少了栅极靠近漏极一侧的边缘所收集的电场线，降低了该处的电场，
减小了栅极泄露电流。1998年，K.Asano等人报道了采用栅场板的异质结场效应晶体管， 也是一种栅场板高电子迁移率器件，获得了较高的器件击穿电压和较好的功率性能，参 见Novel high power AlGaAs-GaAs HFET with a field-modulating plate operated at 35V drain voltage, International Electron Devices Meeting Technical Digest, pp. 59-62, December 1998。 为了提高栅场板高电子迁移率器件的线性度，进一步改善器件的大信号和小信号微波功 率性能， 一些研究者又采用了槽栅结构。2004年，A.Chini等人报道了AlGaN-GaN槽栅型 栅场板高电子迁移率晶体管，也是一种槽栅型栅场板高电子迁移率器件，获得了非常高 的功率密度和功率附加效率，同时也获得了极好的线性度，参见Power and Linearity Characteristics of Field-Plated Recessed墨Gate AlGaN-GaN HEMTs， IEEE Electron Device Letters, Vol. 25, No. 5， pp. 229-231, May 2004。然而，在采用栅场板的高电子迁移率器件 中，栅场板与二维电子气沟道之间会产生附加电容，该电容会叠加进器件的栅漏反馈电 容中，使得器件的栅漏反馈电容增大，导致器件的功率特性和频率特性衰减，同时造成 器件的不稳定性大大增加，使得采用场板的优势不能充分体现，因此一些研究者提出采 用源场板结构以改善器件的性能。2004年，Y. -F. Wu等人报道了采用源场板的高电子迁 移率晶体管，通过输出调谐网络消除了场板所引入的附加电容，在较高的频率下获得了 很高的功率增益、输出功率和功率附加效率，参见High-gain microwave GaN HEMTs w池 source-terminated field-plates, IEEE International Electron Devices Meeting Technical Digest, pp. 1078-1079, December 2004。由于单层场板结构提高高电子迁移率器件的击穿电压的能力非常有限，所以为了进一步提高器件的击穿电压和输出功率，同时兼顾器件的频率特 性， 一些研究者采用了各种复杂的场板结构，而堆层场板结构是目前最常用和最有效的 一种结构，这种结构通过增加堆层场板的个数可以持续地增加器件的击穿电压。2005年， YujiAndo等人报道了采用栅场板和源场板的高电子迁移率晶体管，有效地减小了器件的 栅漏反馈电容，获得了非常高的击穿电压、输出功率和线性增益，参见NovdAlGaN/GaN dual-field-plate FET with high gain, increased linearity and stability, IEEE International Electron Devices Meeting Technical Digest, pp. 576-579, December 2005。但是堆层场板高电 子迁移率器件的制作工艺比较复杂，每增加一层场板都需要多加光刻、淀积金属、淀积 绝缘介质材料、剥离、清洗等工艺步骤，而且要使各层场板下面所淀积的绝缘介质材料 具有合适的厚度，必须进行繁琐的工艺调试，因此大大增加了器件制造的难度，降低了 器件的成品率。
发明内容
本发明的目的在于克服上述已有技术的不足，提供一种制造工艺简单、击穿电压高 和可靠性好的槽栅型源场板高电子迁移率器件及其制作方法，以实现高输出功率和高成 品率。
为实现上述目的，本发明提供的器件结构采用任何III-V族化合物半导体材料构成的
异质结结构，该结构自下而上包括衬底、过渡层、势垒层、源极、漏极、槽栅、钝化 层、源场板和保护层，该槽栅位于势垒层的凹槽中，该源场板与源极电气连接，其中，
钝化层上淀积有n个浮空场板，r^l，这些浮空场板与源场板位于同一层面上。 所述的每个浮空场板大小相同，相互独立，且与源场板的厚度相同。 所述的源场板与其最邻近的浮空场板之间的距离为0.07~2.3pm，相邻两浮空场板之
间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。
所述的凹槽的深度D小于势垒层的厚度，槽栅与凹槽两端的间距分别为Rl与R2，
Rl与R2的长度相等且均为0~3|_im。
为实现上述目的，本发明提供的制作槽栅型源场板高电子迁移率器件的方法，包括
如下过程
选择蓝宝石或碳化硅或硅或其它外延衬底材料作为衬底，在衬底上外延III-V族化合 物半导体材料的过渡层作为器件的工作区；
在过渡层上淀积m-v族化合物半导体材料的势垒层；
在势垒层上第一次制作掩膜，并在势垒层的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极和漏极；
在势垒层上第二次制作掩膜，并在源极和漏极之间的势垒层刻蚀出凹槽；
在势垒层上第三次制作掩膜，并在凹槽中淀积金属，制作槽栅，该槽栅与凹槽两端 的间距分别为Rl与R2， Rl与R2的长度相等且均为0 3pm;
在源极、漏极和槽栅的外围区域淀积钝化层；
在钝化层上制作掩膜，利用该掩膜在源极与漏极之间的钝化层上淀积金属，以制作 厚度均为0.25 8pm的源场板及n个浮空场板，论l，并将源场板与源极电气连接；
淀积保护层，即用绝缘介质材料分别覆盖源场板和各浮空场板，以及钝化层上的其 它区域。
本发明器件与采用传统源场板的高电子迁移率器件比较具有以下优点
1. 进一步提高了器件的击穿电压。
本发明由于采用浮空场板结构，使器件在处于工作状态尤其是处于关态的工作状态 时，在源场板与其最邻近的浮空场板之间，以及在各个浮空场板彼此之间都存在电容耦 合作用，于是电势从源场板到最靠近漏极一侧的浮空场板逐渐升高，从而大大增加了槽 栅与漏极之间势垒层中的耗尽区，即高阻区的面积，使得此耗尽区能够承担更大的漏源 电压，即大大提高了器件的击穿电压。
2. 进一歩减小了栅极泄漏电流，增强了器件的可靠性。
本发明由于采用浮空场板结构，使器件势垒层耗尽区中电场线的分布得到了更强的 调制，器件中槽栅靠近漏极一侧的边缘、源场板与其最邻近的浮空场板之间、各个浮空 场板彼此之间以及最靠近漏极的浮空场板的靠近漏极一侧的边缘都会产生一个电场峰 值，而且通过调整源场板与其最邻近的浮空场板之间的距离以及各个浮空场板彼此之间 的距离，可以使得上述各个电场峰值相等且小于III-V族化合物半导体材料的击穿电场， 从而最大限度地减少了槽栅靠近漏极一侧的边缘所收集的电场线，有效地降低了该处的 电场，大大减小了栅极泄露电流，显著增强了器件的可靠性。
3. 进一步提高了器件的线性度，改善了器件的微波功率性能。
本发明由于釆用槽栅结构，使器件的跨导进一步增加，从而提高了器件的线性度， 改善了器件的大信号和小信号微波功率性能。
4. 工艺简单，易于实现，成品率高。
本发明器件结构中由于源场板和各浮空场板位于同一层钝化层上，且只有一层，因此只需要一步工艺便可以同时实现源场板与各浮空场板的制作，避免了传统的堆层场板 结构所带来的工艺复杂化问题，大大提高了器件的成品率。
仿真结果表明，本发明器件的击穿电压远远大于采用传统源场板的高电子迁移率器 件的击穿电压。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
图1是采用传统栅场板的高电子迁移率器件的结构图； 图2是本发明槽栅型源场板高电子迁移率器件的结构图； 图3是本发明槽栅型源场板高电子迁移率器件的制作流程图； 图4是对传统器件及本发明器件仿真所得的势垒层中电场曲线图； 图5是对传统器件及本发明器件仿真所得的击穿曲线图。
具体实施例方式
参照图2，本发明槽栅型源场板高电子迁移率器件是基于ni-v族化合物半导体异质
结结构，其结构自下而上为衬底l、过渡层2、势垒层3、钝化层8与保护层11。其中， 势垒层3上的两端分别为源极4和漏极5，源极4和漏极5之间刻蚀有凹槽6，该凹槽的 深度D小于势垒层的厚度。槽栅7位于凹槽6中，并与该凹槽两端的间距分别为R1与 R2， Rl与R2的长度相等且均为0~3pm。钝化层8位于源极4、漏极5和槽栅7的外围 区域。在钝化层8上制作有源场板9及n个浮空场板10， n^，这些浮空场板与源场板 位于同一层钝化层上，第一个浮空场板与源场板之间的距离Sl为0.07 2Jpm，相邻两浮 空场板之间的间距不同，即按照浮空场板个数自源场板到漏极方向逐渐增大，且相邻两 浮空场板之间的间距均大于Sl。各浮空场板10的大小相同，沿着平行于源场板宽度的 方向放置，不与任何电极或者金属接触，处于相互独立的浮空状态。源场板的有效长度 LO为0.3~7nm，每个浮空场板的长度Ll均为0.3~7pm。保护层11位于源场板和各浮空 场板的上部，以及钝化层上的其它区域。源场板9与源极4电气连接。
上述器件的衬底1可以为蓝宝石、碳化硅、硅或其它外延衬底材料；过渡层2由若 干层相同或不同的III-V族化合物半导体材料组成，其厚度为1 5pm;势垒层3由若干层 相同或不同的m-V族化合物半导体材料组成，其厚度为10 50nm;钝化层8可以为Si02、 SiN、 A1203、 Sc203、 Hf。2、 Ti02或其它绝缘介质材料，其厚度为0.06 0.6阿;保护层 11可以是Si02、SiN、Al203、Sc203、Hf02、Ti02或其它绝缘介质材料，其厚度为0.3 8.2jim;源场板9及n个浮空场板10采用两层或三层金属层的组合，i^l ，其厚度为0.25~8pm。 参照图3，本发明制作槽栅型源场板高电子迁移率器件的过程如下 步骤l，在衬底1上外延过渡层2作为器件的工作区，如图3a。 选择蓝宝石、碳化硅、硅或其它外延衬底材料作为衬底1，在其上外延厚度为l~5pm
的m-v族化合物半导体材料过渡层2作为器件的工作区，该过渡层材料由若干层相同或 不同的ni-V族化合物半导体材料组成，如仅由GaN材料组成，或自下而上由A1N和GaN 两层材料组成，或仅由GaAs材料组成。外延过渡层的方法采用金属有机物化学气相淀 积技术或分子束外延技术或氢化物气相外延技术或其它可以用于外延过渡层的技术。 步骤2，在过渡层2上淀积势垒层3，如图3b。
在过渡层2上淀积厚度为10~50nm的势垒层3，该势垒层的材料由若千层相同或不 同的m-V族化合物半导体材料组成，如仅由AlxGai_xN材料组成，或自下而上由 AlxGawN和GaN两层材料组成，或仅由AlxGai.xAs材料组成，0<X<1， X表示Al组分 的含量。淀积势垒层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化 物气相外延技术或其它可以用于淀积势垒层的技术。
步骤3，在势垒层3上分别制作源极4和漏极5，如图3c。
在势垒层3上第一次制作掩膜，分别在其两端淀积金属，再在N2气氛中进行快速热 退火，制作源极4和漏极5，其中所淀积的金属采用Ti/Al/Ti/Au组合，或采用其它金属 组合，金属厚度为0.01~0.04pm/0.05~0.17^im/0.03~0.12nm/0.04~0.1pm。淀积金属的方法 采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。
步骤4，在势垒层3上刻蚀出凹槽6，如图3d。
在势垒层3上第二次制作掩膜，并在源极4和漏极5之间的势垒层上刻蚀出凹槽6， 该凹槽深度D小于势垒层的厚度。刻蚀凹槽的方法采用反应离子刻蚀技术或感应耦合等 离子体技术或反应离子刻蚀-感应耦合等离子体技术或其它可以用于刻蚀凹槽的技术。。
步骤5，在凹槽6中制作槽栅7，如图3e。
在势垒层3上第三次制作掩膜，并在凹槽6中淀积金属，制作槽栅7，其中所淀积的 金属采用Ni/Au金属组合，或采用其它金属组合，金属厚度为0.01~0.04nm/0.08~0.4|am， 该槽栅7与凹槽6两端的间距分别为Rl与R2， Rl与R2的长度相等且均为0~3nm。淀 积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。
步骤6，淀积钝化层8，如图3f。在源极、漏极和槽栅的外围区域淀积钝化层8，该钝化层材料可以采用Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它绝缘介质材料，其厚度为0.06 0.6nm。淀积钝化层的 方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术 或其它可以用于淀积钝化层的技术。
步骤7，制作源场板9及各浮空场板10，如图3g。
在钝化层8上制作掩膜，该掩膜是按照源场板9与其最邻近的浮空场板之间的距离 为0.07 2.3pm，且相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的 个数依次递增的位置关系设置。利用该掩膜在钝化层8上淀积金属厚度均为0.25 8pm的 源场板9及n个浮空场板10, ri21。该源场板及各浮空场板的淀积均采用两层或三层金 属层的组合，且下层金属厚度要小于上层金属厚度。对于两层金属组合采用Ti/Aii或Ni/Au 或Pt/Au，厚度均为0.03~0.6pm/0.22~7.4nm;对于三层金属组合采用Ti/Mo/Au或Ti/Ni/Au 或Ti/Pt/Au，厚度均为0.01~0.5(am/0.04~0.8nm/0.2~6.7(im。源场板的有效长度LO为 0.3 7pm，每个浮空场板的长度Ll均为0.3~7nm。淀积金属的方法采用电子束蒸发技术 或溅射技术或其它可以用于淀积金属的技术。
完成源场板9及n个浮空场板10的制作后，将源场板9与源极4电气连接。
步骤8，淀积保护层ll，如图3h。
淀积保护层11分别覆盖源场板9和各浮空场板10，以及钝化层8上的其它区域，其 中保护层材料可以采用Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它绝缘介质材料，其 厚度为0.3~8.2pm。淀积保护层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技 术或溅射技术或分子束外延技术或其它可以用于淀积保护层的技术。
根据以上所述的器件结构和制作方法，本发明给出以下六种实施例，但并不限于这 些实施例。
实施例一
制作衬底为蓝宝石，钝化层为Si02，保护层为SiN，源场板和各浮空场板为Ti/Au 金属组合的槽栅型源场板高电子迁移率器件，其过程是
l.使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1pm的未掺杂过 渡层2，该过渡层自下而上由厚度为22nm的A1N材料和厚度为0.978nm的GaN材料构 ^^B^FJS^^N^N^^ffifE^f^i^^为565°C，压力为40TWr^t^ra^ 4200sccm，氨气流量为4200sccm，铝源流量为20pmol/min;外延上层GaN材料采用的 工艺条件为温度为950°C，压力为40Torr,氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为100nmol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为50nm的未掺杂 势垒层3，该势垒层自下而上由厚度为47nm、铝组分为0.15的AlQ15Gaa85N材料和厚度 为3nm的GaN材料构成。淀积下层Alai5Gao.85N材料采用的工艺条件为温度为980°C， 压力为40Torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为15(imol/min， 铝源流量为3pmol/min;淀积上层GaN材料采用的工艺条件为温度为980°C，压力为 40Torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为10nmol/min。
3. 在势垒层3上制作掩膜，并使用电子束蒸发技术在其两端淀积金属，再在N2气氛 中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au金属组合， 金属层厚度为0.01|am/0.05^im/0.03nm/0.04nm。淀积金属采用的工艺条件为真空度小于 1.8x10—3Pa，功率范围为200 1000W，蒸发速率小于3A/s;快速热退火采用的工艺条件为 温度为865°C，时间为30s。
4. 在势垒层3上制作掩膜，使用反应离子刻蚀技术在源极4和漏极5之间的势垒层上 刻蚀出凹槽6，该凹槽深度D为40nm。刻蚀凹槽采用的工艺条件为反应气体Cl2的流 量为5sccm，压力为10mT，功率为100 W。
5. 在势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属，制作槽栅7， 其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.01nm/0.08|im，该槽栅7与凹槽6 两端的间距分别为R1与R2， Rl与R2的长度均为O(im。淀积金属采用的工艺条件为-真空度小于1.2xlO—3Pa，功率范围为200~700W，蒸发速率小于2A/s。
6. 使用电子束蒸发技术在源极、漏极和槽栅的外围区域淀积厚度为0.06pm的Si02 钝化层8。淀积钝化层采用的工艺条件为真空度小于1.2x10—3Pa，功率小于50W，蒸发 速率小于2A/s。
7. 在Si02钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.03pm/0.22nm的Ti/Au金属组合，以制作源场板9及一个浮空场板10，该 源场板的有效长度L0和浮空场板的长度Ll均为0.3pm，源场板与浮空场板之间的距离 Sl为0.07pm。淀积金属釆用的工艺条件为真空度小于1.8xlO—3Pa，功率范围为 20(K700W，蒸发速率小于3A/s。将源场板9与源极4电气连接。
8. 使用等离子体增强化学气相淀积，i^U—a^Mili^JQS^I^lUJ^&l44t 层8上的其它区域，以制作厚度为0.3pm的SiN保护层11。淀积保护层采用的工艺条件 为气体为NH3、 N2及SiH4，气体流量分别为2.5sccm、 900sccm和200sccm，温度、RF功率和压力分别为300°C、 25W和900mT。' 实施例二
制作衬底为碳化硅，钝化层为SiN，保护层为Si02，源场板和各浮空场板为Ni/Au 金属组合的槽栅型源场板高电子迁移率器件，其过程是
1. 使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为2.5^m的未掺杂 过渡层2，该过渡层自下而上由厚度为50nm的A1N材料和厚度为2.45|_im的GaN材料构 成。外延下层A1N材料采用的工艺条件为温度为1020。C，压力为45Torr，氢气流量为 4800sccm，氨气流量为4800sccm，铝源流量为12pmol/min;外延上层GaN材料采用的 工艺条件为温度为1020。C，压力为45Torr，氢气流量为4800sccm，氨气流量为4800sccm， 镓源流量为150(^mol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为30nm，且铝组 分为0.3的未掺杂Alo.3Gao.7N势垒层3。采用的工艺条件为温度为1000°C，压力为45Torr， 氢气流量为4800sccm，氨气流量为4800sccm，镓源流量为16pmol/min，铝源流量为 7阿ol/min。
3. 在Ala3Gaa7N势垒层3上制作掩膜，并使用电子束蒸发技术在其两端淀积金属， 再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au 金属组合，金属层厚度为0.03pm/0.1pm/0.06nm/0.05nm。淀积金属采用的工艺条件为 真空度小于1.8xlO—3Pa，功率范围为200~1000W，蒸发速率小于3A/s;快速热退火采用 的工艺条件为温度为865。C，时间为30s。
4. 在Ala3Gaa7N势垒层3上制作掩膜，使用反应离子刻蚀技术在源极4和漏极5之 间的势垒层上刻蚀出凹槽6，该凹槽深度D为、22nm。刻蚀凹槽采用的工艺条件为反应 气体Cl2的流量为5sccm，压力为10mT，功率为100W。
5. 在AlG.3GaG.7N势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属， 制作槽栅7，其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.02pm/0.3pm，该槽 栅7与凹槽6两端的间距分别为Rl与R2， Rl与R2的长度均为0.8pm。淀积金属采用 的工艺条件为真空度小于1.2xl(T3Pa，功率范围为200~700W，蒸发速率小于2A/s。
6. 使用等离子体增强化学气相淀积技术在源极、漏极和槽栅的外围区域淀积厚度为
流量分别为2.5sccm、卯Osccm和200sccm，温度、RF功率和压力分别为300°C、 25W和 900mT。7. 在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.1pm/1.9pm的Ni/Au金属组合，以制作源场板9及两个浮空场板10，该源 场板的有效长度LO为1.8nm两个浮空场板的长度Ll均为2.5pm，源场板与第一个浮 空场板之间的距离Sl为0.57nm,源场板与第二个浮空场板之间的距离S2为4.2pm。淀 积金属采用的工艺条件为真空度小于1.8x10—3Pa，功率范围为200 700W,蒸发速率小 于3A/s。将源场板9与源极4电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖源场板9和各浮空场板10，以及钝 化层8上的其它区域，以制作厚度为2.3pm的Si02保护层11。淀积保护层采用的工艺条 件为气体为N20及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力 分别为250'C、 25W和1000mT。
实施例三
制作衬底为硅，钝化层为八1203，保护层为SiN，源场板和各浮空场板为Pt/Au金属
组合的槽栅型源场板高电子迁移率器件，其过程是
1. 使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为5pm的未掺杂过渡层 2，该过渡层自下而上由厚度为125nm的A1.N材料和厚度为4.875nm的GaN材料构成。 外延下层A1N材料采用的工艺条件为温度为860°C，压力为50Torr，氢气流量为 4900sccm，氨气流量为4900sccm，铝源流量为35pmol/min;外延上层GaN材料采用的 工艺条件为温度为1050。C，压力为50Torr，氢气流量为4900sccm，氨气流量为4900sccm, 镓源流量为160|amol/min。
2. 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为10nm，且铝组 分为0.5的未掺杂Alo.5Gao.5N势垒层3。采用的工艺条件为温度为97(fC，压力为50Torr， 氢气流量为4卯0sccm，氨气流量为4900sccm，镓源流量为10nmol/min，铝源流量为 10,ol/min。
3. 在AlQ.5Gao.5N势垒层3上制作掩膜，并使用电子束蒸发技术在其两端淀积金属， 再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au 金属组合，金属层厚度为0.04pm/0.17pm/0.12iam/0.1pm。淀积金属采用的工艺条件为 真空度小于1.8xlO—3Pa，功率范围为200~1000W，蒸发速率小于3A/s;快速热退火采用 的工艺条件为温度为865。C，时间为30s。
4. 在Ala5Gaa5N势垒层3上制作掩膜，使用反应离子刻蚀技术在源极4和漏极5之 间的势垒层上刻蚀出凹槽6，该凹槽深度D为2nm。刻蚀凹槽采用的工艺条件为反应气体Cl2的流量为5sccm，压力为10mT,功率为100 W。
5. 在Alo.sGao.sN势垒层3上制作掩膜，并使用电子束蒸发技术在凹槽6中淀积金属， 制作槽栅7，其中所淀积的金属采用Ni/Au金属组合，金属厚度为0.04|am/0.4|am，该槽 栅7与凹槽6两端的间距分别为Rl与R2， Rl与R2的长度均为3.0pm。淀积金属采用 的工艺条件为真空度小于1.2xlO—3Pa，功率范围为200 700W，蒸发速率小于2A/s。
6. 使用原子层淀积技术在源极、漏极和槽栅的外围区域淀积厚度为0.6pm的A1203 钝化层8。淀积钝化层釆用的工艺条件为'以TMA和H20为反应源，载气为N2，载气 流量为200sccm，衬底温度为300'C，气压为700Pa。
7. 在八1203钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.6pm/7.4nm的Pt/Au金属组合，以制作源场板9及三个浮空场板10，该源 场板的有效长度LO为7pm，三个浮空场板的长度Ll均为7pm，源场板与第一个浮空场 板之间的距离Sl为2.3pm，源场板与第二个浮空场板之间的距离S2为14pm，源场板与 第三个浮空场板之间的距离S3为30pm。淀积金属采用的工艺条件为真空度小于 1.8x10—3Pa，功率范围为20(K1000W,蒸发速率小于3A7s。将源场板9与源极4电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖源场板9和各浮空场板10，以及钝 化层8上的其它区域，以制作厚度为8.2(^i的SiN保护层11。淀积保护层采用的工艺条 件为气体为NHs、 N2&SiH4，气体流量分别为2.5sccm、 900sccm和200sccm，温度、 RF功率和压力分别为300°C、 25W和900mT。
实施例四
制作衬底为蓝宝石，钝化层为Si02，保护层为A1203，源场板和各浮空场板为Ti/Mo/Au 金属组合的槽栅型源场板高电子迁移率器件，其过程是
1. 与实施例一的过程l相同；
2. 与实施例一的过程2相同；
3. 与实施例一的过程3相同；
4. 与实施例一的过程4相同；
5. 与实施例一的过程5相同；
6. 与实施例一的过程6相同；
7. 在Si02钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.01|im/0.04nm/0.2pm的Ti/Mo/Au金属组合，以制作源场板9及五个浮空场板10，该源场板的有效长度L0和五个浮空场板的长度Ll均为0.3Mm，源场板与第一个 浮空场板之间的距离Sl为0.07(_im，源场板与第二个浮空场板之间的距离S2为0.5pm， 源场板与第三个浮空场板之间的距离S3为1.07pm,源场板与第四个浮空场板之间的距 离S4为1.93nm，源场板与第五个浮空场板之间的距离S5为3.36^m。淀积金属采用的 工艺条件为真空度小于1.8xlO—3Pa，功率范围为200~1800W，蒸发速率小于3A/s。将 源场板9与源极4电气连接。
8.使用原子层淀积技术分别覆盖源场板9和各浮空场板10，以及钝化层8上的其它 区域，以制作厚度为0.3nm的Al2O3保护层11。淀积保护层采用的工艺条件为以TMA 和H20为反应源，载气为N2，载气流量为200sccm,衬底温度为30(TC，气压为700Pa。
实施例五
制作衬底为碳化硅，钝化层为SiN，保护层为SiN，源场板和各浮空场板为Ti/Ni/Au 金属组合的槽栅型源场板高电子迁移率器件，其过程是
l.与实施例二的过程1相同;
2.与实施例二的过程2相同;
3.与实施例二的过程3相同;4.与实施例二的过程4相同;
5.与实施例二的过程5相同;
6.与实施例二的过程6相同;
7. 在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.25|am/0.35|am/3.4nm的Ti/Ni/Au金属组合，以制作源场板9及两个浮空场 板10，该源场板的有效长度LO为1.5pm，两个浮空场板的长度L1均为l)am，源场板与 第一浮空场板之间的距离Sl为l.lpm，源场板与第二浮空场板之间的距离S2为4.3pm。 淀积金属采用的工艺条件为真空度小于1.8xl(^Pa，功率范围为200 700W，蒸发速率 小于3A/s。将源场板9与源极4电气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖源场板9和各浮空场板10，以及钝 化层8上的其它区域，以制作厚度为4.2pm的SiN保护层11。淀积保护层采用的工艺条 件为气体为NH3、 N2及SiH4，气体流量分别为2.5sccm、 900sccm和200sccm，温度、 RF功率和压力分别为300°C、 25W和900mT。
实施例六制作衬底为硅，钝化层为A1203，保护层为Si02，源场板和各浮空场板为Ti/Pt/Au 金属组合的槽栅型源场板高电子迁移率器件，其过程是
1. 与实施例三的过程l相同；
2. 与实施例三的过程2相同；
3. 与实施例三的过程3相同；
4. 与实施例三的过程4相同；
5. 与实施例三的过程5相同；
6. 与实施例三的过程6相同；
7. 在Al203钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上 淀积厚度为0.5^m/0.8pm/6.7iam的Ti/Pt/Au金属组合，以制作源场板9及三个浮空场板 10，该源场板的有效长度LO为7pm,三个浮空场板的长度Ll均为7pm，源场板与第一 个浮空场板之间的距离Sl为2.3Mm，源场板与第二个浮空场板之间的距离S2为14pm， 源场板与第三个浮空场板之间的距离S3为30pm。淀积金属采用的工艺条件为真空度 小于1.8xlO-3Pa，功率范围为200 画W，蒸发速率小于3A/s。将源场板9与源极4电 气连接。
8. 使用等离子体增强化学气相淀积技术分别覆盖源场板9和各浮空场板10，以及钝 化层8上的其它区域，以制作厚度为8.2)nm的Si02保护层11。淀积保护层采用的工艺条 件为气体为N20及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力 分别为250。C、 25W和1000mT。
本发明的效果可通过图4和图5进一步说明。
图4给出了采用Ala26Gaa74N/GaN异质结结构时，采用传统源场板的高电子迁移率 器件与本发明采用两个浮空场板的器件在Alo.26Gao.74N势垒层中的电场仿真图，由该图可 以看出，采用传统源场板的高电子迁移率器件在势垒层中的电场曲线只形成了 2个近似 相等的电场峰值，其在势垒层中的电场曲线所覆盖的面积很小，而本发明器件在势垒层 中的电场曲线形成了 4个近似相等的电场峰值，使得本发明器件在势垒层中的电场曲线 所覆盖的面积大大增加，由于在势垒层中的电场曲线所覆盖的面积近似等于器件的击穿 电压，说明本发明器件的击穿电压远远大于采用传统源场板的高电子迁移率器件的击穿
图5给出了采用Ala26Ga().74N/GaN异质结结构时，采用传统源场板的高电子迁移率器件与本发明采用两个浮空场板的器件的击穿仿真图，由该图可以看出，采用传统源场 板的高电子迁移率器件的击穿曲线中发生击穿，即漏极电流迅速增加时的漏源电压大约 在610V，而本发明器件的击穿曲线中发生击穿时的漏源电压大约在1430V，证明本发明 器件的击穿电压远远大于采用传统源场板的高电子迁移率器件的击穿电压，该图5的结 论与图4的结论相一致。
对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明 的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是 这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
权利要求
1. 一种槽栅型源场板高电子迁移率器件，包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、槽栅(7)、钝化层(8)、源场板(9)和保护层(11)，该槽栅(7)位于势垒层的凹槽(6)中，该源场板(9)与源极(4)电气连接，其特征在于，钝化层(8)上淀积有n个浮空场板(10)，n≥1，这些浮空场板与源场板位于同一层面上。
2. 根据权利要求1所述的槽栅型源场板高电子迁移率器件，其特征在于每个浮空场板 大小相同，相互独立，且与源场板(9)的厚度相同。
3. 根据权利要求1或2所述的槽栅型源场板高电子迁移率器件，其特征在于源场板与 其最邻近的浮空场板之间的距离为0.07 2.3pm，相邻两浮空场板之间的间距按照浮空场 板排列自源场板到漏极方向的个数依次递增。
4. 根据权利要求1或2所述的槽栅型源场板高电子迁移率器件，其特征在于每个浮空 场板(IO)的厚度均为0.25~8pm，长度均为0.3~7pm，源场板(9)的有效长度为0.3~7pm。
5. 根据权利要求1所述的槽栅型源场板高电子迁移率器件，其特征在于凹槽(6)的 深度D小于势垒层的厚度，槽栅(7)与凹槽(6)两端的间距分别为Rl与R2， Rl与 R2的长度相等且均为0~3|_mi。
6. —种制作槽栅型源场板高电子迁移率器件的方法，包括如下步骤步骤l，选择蓝宝石或碳化硅或硅或其它外延衬底材料作为衬底(1)，在衬底(1) 上外延III-V族化合物半导体材料的过渡层(2)作为器件的工作区；步骤2，在过渡层(2)上淀积III-V族^h合物半导体材料的势垒层(3);步骤3，在势垒层(3)上第一次制作掩膜，并在势垒层(3)的两端淀积金属，再在 N2气氛中进行快速热退火，分别制作源极(4)和漏极(5);步骤4，在势垒层(3)上第二次制作掩膜，并在源极(4)和漏极(5)之间的势垒 层(3)刻蚀出凹槽(6);步骤5，在势垒层(3)上第三次制作掩膜，并在凹槽(6)中淀积金属，制作槽栅(7)， 该槽栅与凹槽(6)两端的间距分别为R1与R2， Rl与R2的长度相等且均为0~3pm;步骤6，在源极、漏极和槽栅的外围区域淀积钝化层(8);步骤7，在钝化层(8)上制作掩膜，利用该掩膜在源极与漏极之间的钝化层上淀积 金属，以制作厚度均为0.25~8^im的源场板(9)及n个浮空场板(10)，论l，并将源场 板(9)与源极(4)电气连接；步骤8，淀积保护层(11)，即用绝缘介质材料分别覆盖源场板(9)和各浮空场板 (10)，以及钝化层(8)上的其它区域。.
7. 根据权利要求6所述的方法，其特征在于在钝化层(8)上制作掩膜，是按照源场 板(9)与其最邻近的浮空场板之间的距离为0.07lam 2.3pm，且相邻两浮空场板之间的 间距按照浮空场板排列自源场板到漏极方向的个数依次递增的位置关系设置。
8. 根据权利要求6所述的方法，其特征在于在源极与漏极之间的钝化层上淀积金属制 作厚度均为0.25 8pm的源场板及各浮空场板，采用两层或三层金属层的组合，且下层金 属厚度要小于上层金属厚度。
9. 根据权利要求8所述的方法，其特征在于三层金属组合采用Ti/Mo/Au或Ti/Ni/Au 或Ti/Pt/Au，其厚度为0.01 0.5pm/0.04~0.8nm/0.2~6.7pm。
10. 根据权利要求8所述的方法，其特征在于两层金属组合采用Ti/Au或Ni/Au或 Pt/Au，其厚度为0.03~0,6}im/0.22~7.4nm。
全文摘要
本发明公开了一种槽栅型源场板高电子迁移率器件及其制作方法，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、槽栅(7)、钝化层(8)、源场板(9)和保护层(11)，该槽栅(7)位于势垒层的凹槽(6)中，该源场板(9)与源极(4)电气连接，其中，钝化层(8)上淀积有n个浮空场板(10)，这些浮空场板与源场板位于同一层面上。每个浮空场板大小相同，相互独立，相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。n个浮空场板与源场板在钝化层上一次工艺完成。本发明具有工艺简单、输出功率高和可靠性好的优点，可制作基于化合物半导体材料异质结的微波功率器件。
文档编号H01L21/02GK101419982SQ20081023251
公开日2009年4月29日 申请日期2008年12月1日 优先权日2008年12月1日
发明者翠 杨, 维 毛, 过润秋, 跃 郝 申请人:西安电子科技大学