源极/漏极区的制造方法及含源极/漏极区的半导体结构的制作方法
【专利摘要】本公开涉及源极/漏极区的制造方法及含源极/漏极区的半导体结构。一种源极/漏极区的制造方法，是适用于形成一源极/漏极区于一基材内，所述源极/漏极区的制造方法包括以下步骤。首先，以一第一剂量以及一第一能量，引入一第一材料的一离子束至所述基材的一表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有一第一导电型。接着，以一第二剂量以及一第二能量，引入一第二材料的一等离子体至所述基材的所述表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有所述第一导电型，所述第二剂量大于所述第一剂量，且所述等离子体的注入深度小于所述离子束的注入深度。
【专利说明】
源极/漏极区的制造方法及含源极/漏极区的半导体结构
技术领域
[0001]本发明有关于一种半导体结构之制造方法及依其所制造出来之半导体结构，且特别是关于一种源极/漏极区的制造方法及具有源极/漏极区的半导体结构。
【背景技术】
[0002]一般而言，现有技术通常是透过离子注入工艺以将离子化的掺杂注入基材，进而形成一掺杂扩散层。藉由离子束掺杂工艺所形成的半导体pn界面，具有其深度上的限制。举例来说，现有技术难以透过离子束掺杂工艺在基材的浅层注入硼掺杂。也就是说，在透过离子束掺杂工艺注入硼掺杂时，欲将硼离子的加速能量设定在相对而言较低的能量范围内，是有一定的困难度，进而限制了掺杂区域的深度。近年来，一种新的掺杂工艺一等离子体掺杂工艺一吸引了大家的注意，透过等离子体掺杂工艺，半导体pn界面得以有效的形成于基材的较浅层区域。然而，透过等离子体掺杂工艺所形成的掺杂区域，在掺杂纯度上有所限制。
[0003]此外，如何更精准地控制注入基材的掺杂，一直是本技术领域所追求的目标。在离子掺杂注入的步骤之后，若对基材施加后续的热处理，即使所述热处理是采用快速热处理(rapid thermal process，RTP)，掺杂以外的其它基材区域也可能受热。该些区域的娃晶体受热被激发，而基材中的掺杂容易扩散至这些被激发的区域中，导致基材的掺杂范围扩大，有碍于精准控制掺杂的区域。基此，因掺杂区域过大引发的短沟道效应(short channeleffect)难以有效避免，进而造成元件的可靠度下降。
【发明内容】
[0004]本发明实施例提供一种源极/漏极区的制造方法及具有源极/漏极区的半导体结构。所述源极/漏极区的制造方法利用相对现有技术而言具有较低掺杂能量的离子束，透过离子束离子注入，以形成一具有较佳掺杂纯度的初始掺杂子区域于基材内。随后，所述源极/漏极区的制造方法利用等离子体注入，在基材上经前述离子束离子注入的位置进行掺杂，以形成一具有较高掺杂浓度的第二掺杂子区域；此外，于等离子体注入的步骤之后，无须再经由进一步的热处理，在初始掺杂子区域内的掺杂即可被打入基材中更广的区域，以形成一具有较佳掺杂纯度的第一掺杂子区域，所述具有较佳掺杂纯度的第一掺杂子区域可包围所述具有较高掺杂浓度的第二掺杂子区域。
[0005]本发明实施例所提供的源极/漏极区的制造方法，是适用于形成一源极/漏极区于一基材内，所述源极/漏极区的制造方法包括以下步骤。首先，以一第一剂量以及一第一能量，引入一第一材料的一离子束至所述基材的一表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有一第一导电型。接着，以一第二剂量以及一第二能量，引入一第二材料的一等离子体至所述基材的所述表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有所述第一导电型，所述第二剂量大于所述第一剂量，且所述等离子体的注入深度小于所述离子束的注入深度。
[0006]本发明实施例还提供一种具有源极/漏极区的半导体结构，所述半导体结构包括一基材、一栅极以及对应于所述栅极的一源极/漏极区。所述栅极设置于所述基材的一表面上，所述源极/漏极区设置于所述基材内。所述源极/漏极区包括一第一掺杂子区域以及一第二掺杂子区域，所述第一掺杂子区域以及所述第二掺杂子区域自所述基材的所述表面往所述基材的内部延伸。所述第一掺杂子区域包围所述第二掺杂子区域，所述第二掺杂子区域的掺杂浓度大于所述第一掺杂子区域的掺杂浓度，所述第一掺杂子区域的掺杂纯度大于所述第二掺杂子区域的掺杂纯度。
[0007]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。
【附图说明】
[0008]图1A为本发明一实施例之半导体结构在制造过程中的剖面结构示意图；
[0009]图1B为本发明一实施例之半导体结构的剖面结构示意图；
[0010]图2显示本发明一实施例之半导体结构的源极/漏极区掺杂分布的二次离子质谱仪量测结果。
[0011][图的符号简单说明]:
[0012]半导体结构 I
[0013]基材11
[0014]表面111
[0015]栅极12
[0016]栅极绝缘层 121
[0017]栅极电极122
[0018]源极/漏极区 13
[0019]第一掺杂子区域 131
[0020]第二掺杂子区域 132
[0021]深度D1、D2
【具体实施方式】
[0022]请参图1A及图1B，图1A至图1B显示出本发明一实施例之源极/漏极区的制造方法的步骤流程。依据下述之具体实施例，源极/漏极区13例如是形成于一具有P型载流子沟道的金氧半场效晶体管(p-channel Metal Oxide Semiconductor Field EffectTransistor，pMOS)中，但本发明并不以此为限。
[0023]如图1A所示，首先，提供基材11。基材11例如是经由外延成长(epitaxialgrowth)所形成的η型娃基板。或者，基材11例如是由绝缘体及设置于绝缘体上的娃晶体管结构(Silicon On Insulator，SOI)所形成的基材。基材11的表面111上设置有栅极
12。具体而言，栅极12包括栅极绝缘层121和栅极电极122，栅极绝缘层121形成于基材11的表面111上，栅极电极122堆叠在栅极绝缘层121上。栅极绝缘层121可由一具有高介电常数的薄膜所形成，栅极电极122的材料可为具有掺杂的多晶硅或者铝。
[0024]接着，以一第一剂量以及一第一能量引入第一材料的离子束至基材11的表面111，以将第一导电型的掺杂注入基材11。所述第一材料例如为硼离子，而藉由上述离子束离子注入(beam-line 1n implantat1n)所注入的掺杂为硼掺杂。藉此，初始掺杂子区域133可形成于基材11内。详细而言，上述离子束离子注入的步骤，例如是以0.9至3千电子伏特(KeV)范围内的第一能量以及1E14至1E16掺杂原子/立方厘米(dopant atoms/cm3)范围内的第一剂量注入掺杂至基材11。
[0025]藉由上述离子束离子注入的步骤所形成的初始掺杂子区域133，是自基材11的表面111往基材11的内部延伸。此外，在基材11深度(或者基材11厚度)的方向上测量，初始掺杂子区域133自表面111具有一深度D3。
[0026]于本发明另一较佳实施例中，上述离子束离子注入的步骤，是以大约I千电子伏特的第一能量以及大约5E14掺杂原子/立方厘米的第一剂量注入掺杂至基材11。
[0027]接着，请参图1B，引入第二材料的等离子体至基材11之表面111的特定区域，表面111的所述特定区域亦即前述离子束离子注入的区域。具体而言，可先将第二材料的反应气体激发为等离子体态，所述第二材料可为硼化合物等离子体，例如乙硼烧(Diborane,B2H6)等离子体或者三氟化硼(Boron trifluoride, BF3)等离子体；然后，引入上述等离子体至基材11的表面111，以将第一导电型的硼掺杂注入基材11。B2H6等离子体为B 2H6气体形成的等离子体，BF3等离子体为BF 3气体形成的等离子体。值得注意的是，上述等离子体注入(plasma implantat1n,PLAD)的步骤，是以一第二剂量以及一第二能量注入掺杂至基材11，其中所述第二剂量是大于前述离子束离子注入的第一剂量。此外，上述等离子体注入步骤的所述第二能量，是大于前述离子束离子注入步骤的所述第一能量。另一方面而言，可以认为，上述等离子体注入的掺杂深度，是小于前述离子束离子注入的掺杂深度。需要特别注意的是，于此所述的“掺杂深度”是指最高注入浓度所对应的深度。
[0028]藉由上述等离子体注入的步骤，初始掺杂子区域133内的掺杂进一步扩散至基材11的内部。据此，透过本实施例之源极/漏极区的制造方法，具有第一掺杂子区域131及第二掺杂子区域132的源极/漏极区13能够精准的形成于基材11内，其中第一掺杂子区域131可位于源极/漏极区13的外围区域，第二掺杂子区域132可位于源极/漏极区13的内部区域且邻近基材11的表面111。第二掺杂子区域132的掺杂浓度大于第一掺杂子区域131的掺杂浓度，第一掺杂子区域131的掺杂纯度大于第二掺杂子区域132的掺杂纯度。也就是说，就源极/漏极区13的掺杂分布而言，相对于被源极/漏极区13之内部区域，所述外围区域可具有较大的掺杂纯度；相对于源极/漏极区13的外围区域，邻近基材11表面111的所述内部区域可具有较大的掺杂浓度。需要特别注意的是，于实际应用上，第一掺杂子区域131与第二掺杂子区域132之间可不具有明显的区域界线，亦即在第一掺杂子区域131与第二掺杂子区域132之交界处可具有梯度的掺杂浓度分布。
[0029]可以认为，依据本实施例，随着等离子体注入的掺杂注入基材11的初始掺杂子区域133，等离子体注入掺杂所具有的能量可驱使初始掺杂子区域133内的掺杂移动，使得初始掺杂子区域133内的掺杂往外扩散至基材11内部更深更广的区域。据此，透过本实施例之源极/漏极区的制造方法，具有第一掺杂子区域131的源极/漏极区13能够精准的形成于基材11内，其中位于源极/漏极区13外围的第一掺杂子区域131可具有相对而言较高的掺杂纯度。在基材11深度(或者基材11厚度)的方向上测量，第一掺杂子区域131自表面111具有一深度Dl，第一掺杂子区域131的深度Dl (亦即源极/漏极区13的深度)是大于初始掺杂子区域133的深度D3，且第一掺杂子区域131的深度Dl是大于第二掺杂子区域132的深度D2。
[0030]以本具体实施例而言，上述等离子体注入的步骤，例如是以0.5至10千电子伏特范围内的第二能量以及1E15至1E17掺杂原子/立方厘米范围内的第二剂量注入掺杂至基材11。透过等离子体注入，即使注入的掺杂为硼掺杂，仍可在基材11的浅层形成高浓度的掺杂。另外，第一掺杂子区域的深度Dl可为I至40纳米，第二掺杂子区域132的深度D2例如是I至40纳米。
[0031]于本发明另一较佳实施例中，上述等离子体注入的步骤，是以大约2.65千电子伏特的第二能量以及大约3.5E16掺杂原子/立方厘米的第二剂量注入掺杂至基材11。
[0032]然后，于本发明未绘示的一实施例中，可进一步热处理基材11，所述热处理的【具体实施方式】例如为快速热处理(rapid thermal process, RTP)和/或退火处理。所述退火处理可为闪光灯退火(flash lamp annealing，FLA)、雷射退火(laser annealing)或其它任何适合的退火工艺。
[0033]据此，透过本实施例之源极/漏极区的制造方法，作为源极/漏极区13的掺杂扩散层可形成于栅极12的两侧的基材11内。
[0034]于本发明另一实施例，在前述等离子体注入的步骤中，可先将乙硼烷的反应气体混合氦气体(Helium，He)，并将该混合气体激发为等离子体态；然后，引入该等离子体至基材11的表面111，以将第一导电型的硼掺杂注入基材11。于本发明又一实施例中，前述离子束离子注入的掺杂以及等离子体注入的掺杂可以是选自由硼，砷，磷，锑及铟所组成的群组。换言之，源极/漏极区13的掺杂可以是选自由硼，砷，磷，锑及铟所组成的群组。
[0035]基于上述，本发明实施例还提供一种半导体结构I。如图1B所示，半导体结构I包括η型半导体基材11、栅极12以及对应于栅极12的至少一源极/漏极区13。栅极12设置于基材11的表面111上，源极/漏极区13设置于基材11内。栅极12包括栅极绝缘层121和栅极电极122，栅极绝缘层121形成于基材11的表面111上，栅极电极122堆叠在栅极绝缘层121上。两个源极/漏极区13分别形成于栅极绝缘层121两侧的基材11内。
[0036]每一个源极/漏极区13包括第一掺杂子区域131以及第二掺杂子区域132，第一掺杂子区域131以及第二掺杂子区域132自基材11的表面111往基材11的内部延伸。第一掺杂子区域131包围第二掺杂子区域132，其中第一掺杂子区域131可位于源极/漏极区13的外围区域，第二掺杂子区域132可位于源极/漏极区13的内部区域且邻近基材11的表面111。第二掺杂子区域132的掺杂浓度大于第一掺杂子区域131的掺杂浓度，第一掺杂子区域131的掺杂纯度大于第二掺杂子区域132的掺杂纯度。
[0037]两个所述源极/漏极区13电性连接源极电极和漏极电极(图未示)。当施加一特定电压(栅极电压)至栅极电极122时，反转层(亦及载流子沟道)可形成于基材11内。当施加一特定电压至源极电极和漏极电极时，电流可经由所述载流子沟道流通于两个所述源极/漏极区13之间。
[0038]请参图2，图2显示本发明一实施例之半导体结构的源极/漏极区掺杂分布的二次离子质谱仪量测结果。由图2可知，本实施例之源极/漏极区13的掺杂分布具有以下特征:源极/漏极区13在大约2纳米深度的掺杂浓度，为源极/漏极区13在接近基材11表面111的掺杂浓度的十分之一；源极/漏极区13在大约12纳米深度的掺杂浓度，为源极/漏极区13在接近基材11表面111的掺杂浓度的一百分之一。
[0039]综上所述，透过离子束离子注入工艺注入P型掺杂(例如硼掺杂)，接着透过等离子体注入工艺注入P型掺杂(例如硼掺杂)，如本发明实施例所述的源极/漏极区13藉以形成。在离子束离子注入的步骤中，包括有注入掺杂的离子束(例如硼离子束)，能够以相对于现有技术而言较低的能量引入至基材11的表面111。
[0040]利用上述方法所形成的源极/漏极区13，在接近基材11表面111的浅层区域可具有较高的掺杂浓度，以实现低电阻的特性；在接近半导体接面的外围区域可具有较高的掺杂纯度，以防止漏电流的现象发生，有利于微型化的半导体结构中高密度的配置设计。
[0041]源极/漏极区13在接近基材11表面111的高掺杂浓度，有利于降低电阻，使源极/漏极区13可经由所述接近基材11表面111的浅层区域电性连接至导电插塞或其它层间结构。包围第二掺杂子区域132的第一掺杂子区域131，能确保源极/漏极区13在接近半导体接面的区域具有较高的掺杂纯度，以防止漏电流的现象发生。
[0042]本发明实施例所提供之源极/漏极区的制造方法，可适用于各种类型的电子元件。利用本发明实施例所提供的制造方法所形成源极/漏极区，有利于半导体结构的尺寸缩小。因此，各类型高集成化的工艺，例如动态随机存取存储器的制造或者液晶面板中薄膜晶体管的制造，皆可利用本发明实施例所提供的制造方法来形成源极/漏极区。
[0043]以上所述的实施例所描述的基材，是以形成半导体元件的基材为例。于本发明其它实施例中，本发明实施例所提供之源极/漏极区的制造方法亦可适用于玻璃基材，所述玻璃基材可用以形成液晶面板并可具有薄膜阵列。
[0044]以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何熟习相像技艺者，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。
[0045]符号说明
[0046]半导体结构 I
[0047]基材11
[0048]表面111
[0049]栅极12
[0050]栅极绝缘层 121
[0051]栅极电极122
[0052]源极/漏极区 13
[0053]初始掺杂子区域133
[0054]第一掺杂子区域131
[0055]第二掺杂子区域132
[0056]深度D1、D2、D3
【主权项】
1.一种源极/漏极区的制造方法，适用于形成一源极/漏极区于一基材内，其特征在于，所述源极/漏极区的制造方法包括: 以一第一剂量以及一第一能量，引入一第一材料的一离子束至所述基材的一表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有一第一导电型；以及 以一第二剂量以及一第二能量，引入一第二材料的一等离子体至所述基材的所述表面，以将至少一掺杂注入所述基材，至少一所述掺杂具有所述第一导电型； 其中，所述第二剂量大于所述第一剂量，且所述等离子体的注入深度小于所述离子束的注入深度。2.根据权利要求1所述之源极/漏极区的制造方法，其中所述基材为η型半导体基材，所述第一材料为硼离子，所述第二材料为B2H6气体。3.根据权利要求1所述之源极/漏极区的制造方法，其中所述基材为η型半导体基材，所述第一材料为硼离子，所述第二材料为BF3硼化合物等离子体或B 2Η6硼化合物等离子体。4.根据权利要求1所述之源极/漏极区的制造方法，其中所述第一能量为0.9至3千电子伏特，所述第一剂量为1Ε14至1Ε16掺杂原子/立方厘米，所述第二能量为0.5至10千电子伏特，所述第二剂量为1Ε15至1Ε17掺杂原子/立方厘米。5.根据权利要求1所述之源极/漏极区的制造方法，其中所述第一能量约为I千电子伏特，所述第一剂量约为5Ε14掺杂原子/立方厘米，所述第二能量约为2.65千电子伏特，所述第二剂量约为3.5Ε16掺杂原子/立方厘米。6.根据权利要求1所述之源极/漏极区的制造方法，更进一步包括:热处理所述基材。7.根据权利要求1所述之源极/漏极区的制造方法，其中引入所述离子束的步骤中，更进一步包括:引入所述离子束至所述基材以形成一初始掺杂子区域，所述初始掺杂子区域自所述基材的所述表面往所述基材内部延伸；其中，引入所述等离子体的步骤，更进一步包括:引入所述等离子体至所述基材以形成一第二掺杂子区域，所述第二掺杂子区域自所述基材的所述表面往所述初始掺杂子区域内部延伸，其中所述初始掺杂子区域的掺杂往所述基材内部扩散以形成一第一掺杂子区域，所述第一掺杂子区域包围所述第二掺杂子区域，所述第二掺杂子区域的掺杂浓度大于所述第一掺杂子区域的掺杂浓度，所述第一掺杂子区域的掺杂纯度大于所述第二掺杂子区域的掺杂纯度。8.一种半导体结构，其特征在于，包括: 一基材; 一栅极，设置于所述基材的一表面上；以及 一源极/漏极区，对应于所述栅极，所述源极/漏极区设置于所述基材内； 其中，所述源极/漏极区包括一第一掺杂子区域以及一第二掺杂子区域，所述第一掺杂子区域以及所述第二掺杂子区域自所述基材的所述表面往所述基材的内部延伸，所述第一掺杂子区域包围所述第二掺杂子区域，所述第二掺杂子区域的掺杂浓度大于所述第一掺杂子区域的掺杂浓度，所述第一掺杂子区域的掺杂纯度大于所述第二掺杂子区域的掺杂纯度。9.根据权利要求8所述之半导体结构，其中所述第一掺杂子区域没有重叠在所述栅极的下方。10.根据权利要求8所述之半导体结构，其中所述基材为η型半导体基材，所述源极/漏极区的掺杂是选自由硼，砷，磷，锑及铟所组成的群组。11.根据权利要求8所述之半导体结构，其中所述第一掺杂子区域的深度为I至40纳米，所述第二掺杂子区域的深度为I至40纳米。
【文档编号】H01L21/336GK105990150SQ201510094274
【公开日】2016年10月5日
【申请日】2015年3月3日
【发明人】周玉娜, 魏振刚, 庄弋纬, 陈容甄, 游骏伟
【申请人】华亚科技股份有限公司