漏极稳压器的制造方法
【技术领域】
[0001]本发明有关于用于或非门快闪式存储器的一种漏极稳压器，特别有关于提供固定输出电压的一种漏极稳压器，用以有效率地编程或非门快闪式存储器的所选择的单元。
【背景技术】
[0002]存储器装置通常都位于电脑或其他电子装置的内部、半导体或集成电路中，现今具有许多不同类型的存储器，包括随机存取存储器(random-access memory)、只读存储器(read-only memory)、动态随机存取存储器(dynamic random-access memory)、同步动态随机存取存储器(synchronous dynamic random-access memory)及快闪存储器。
[0003]快闪存储器装置已经发展成为广泛运用于电子应用的非挥发性存储器的普遍来源，快闪式存储器装置通常使用单一晶体管的存储器单元，单一晶体管的存储器单元提供高存储器密度、高稳定度以及低功率损耗。快闪式存储器的常见用途包括个人电脑、个人数字助理、数字相机以及蜂巢式移动电话。编程码以及系统资料，如基本输入输出系统，通常皆储存于快闪式存储器装置，以供个人电脑系统使用。
[0004]当电子系统以及软件变得更佳复杂时，便需要额外的存储器容量。然而，当快闪式存储器装置的大小增加时，编程快闪式存储器所需的时间以及功率损耗也随之增加，而这样的情况却降低了系统效能。
[0005]或非门类型的快闪式存储器装置通常使用通道热电子(CHE)方法来编程。通道热电子方法涉及位线上的大电流，且该大电流通过被编程的单元的漏极以及源极。该位线电流也包括位于相同位线上的所有其他应处于不导通状态却依然漏些许电流的的单元的寄生电流，这些漏电流增加了自位线电荷栗所抽取的整体电流，也增加了位线上因额外的电阻电位降所造成的电压降，这使得编程的效率降低。
[0006]基于以上所述的理由，在本领域中有必要对快闪存储器的晶体管更有效率地编程。
【发明内容】
[0007]有鉴于此，本发明提出一种漏极稳压器，适用于一或非门快闪式存储器，包括:一栗源、一通过晶体管、一分压电路、一垂直路径门、一放大器以及一电流检测器。上述栗源用以将一供应电压升压至位于一高电压节点的一高电压，上述通过晶体管，耦接于上述高电压节点以及一位线之间，其中上述通过晶体管由一控制信号所控制而于上述位线产生一位线电压。上述分压电路将上述位线电压除上一除数而于一反馈节点产生一反馈电压，上述垂直路径门耦接于上述位线以及上述或非门快闪式存储器的一所选择的单元之间，并且以一漏极电压偏压上述所选择的单元，上述放大器接收上述高电压且比较上述反馈电压以及一参考电压而产生上述控制信号，上述电流检测器检测流经上述垂直路径门的一编程电流而产生一检测信号至上述反馈节点以将上述漏极电压保持定值。
[0008]根据本发明的一实施例，上述分压电路包括:一第一电阻单元以及一第二电阻单元。上述第一电阻单元包括一第一电阻值，并且耦接于上述位线以及上述反馈节点之间。上述第二电阻单元，包括一第二电阻值，并且耦接于上述反馈节点以及一接地端之间，其中上述除数为上述第二电阻值除上上述第一电阻值以及上述第二电阻值的总和。
[0009]根据本发明的一实施例，上述垂直路径门为一栏解码器，上述栏解码器用以选择上述位线。
[0010]根据本发明的一实施例，上述通过晶体管为一第一 N型晶体管，其中上述电流检测器包括:一第二 N型晶体管以及一电流镜。上述第二 N型晶体管包括耦接至上述控制信号的栅极端、耦接至上述位线的漏极端以及源极端。上述电流镜包括一电流吸入节点以及一电流参考节点，其中上述电流吸入节点抽取一吸入电流，上述电流参考节点抽取一参考电流，其中上述电流吸入节点耦接至上述反馈节点，上述电流参考节点耦接至上述第二 N型晶体管的源极端，其中上述吸入电流为上述参考电流乘上一既定数字。
[0011]根据本发明的一实施例，上述电流镜包括:一第一 P型晶体管、一第三N型晶体管以及一第四N型晶体管。上述第一P型晶体管包括接收一偏压电压的栅极端、漏极端以及耦接至上述第二 N型晶体管的源极端的源极端。上述第三N型晶体管包括耦接至漏极端的栅极端以及耦接至一接地端的源极端。上述第四N型晶体管包括耦接至上述第三N型晶体管的栅极端的栅极端、耦接至反馈节点的漏极端以及耦接至上述接地端的源极端。
[0012]本发明更提出一种漏极稳压器，适用于一或非门快闪式存储器，包括:一栗源、一通过晶体管、一分压电路、一垂直路径门、一放大器以及一电流检测器。上述栗源用以将一供应电压升压至位于一高电压节点的一高电压，上述通过晶体管耦接于上述高电压节点以及一位线之间，其中上述通过晶体管由一控制信号所控制而于上述位线产生一位线电压。上述分压电路将上述位线电压除上一除数而于一反馈节点产生一反馈电压。上述垂直路径门耦接于上述位线以及上述或非门快闪式存储器的一所选择的单元之间，并且以一漏极电压偏压上述所选择的单元，其中流经上述垂直路径门的一编程电流由上述通过晶体管的一驱动电压所决定。上述放大器，接收上述高电压且比较上述反馈电压以及一参考电压而产生上述控制信号，上述电流检测器检测上述通过晶体管的上述驱动电压而自上述反馈节点抽取一吸入电流至一接地端。
[0013]根据本发明的一实施例，上述分压电路包括:一第一电阻单元以及一第二电阻单元。上述第一电阻单元包括一第一电阻值，并且耦接于上述位线以及上述反馈节点之间。上述第二电阻单元，包括一第二电阻值，并且耦接于上述反馈节点以及一接地端之间，其中上述除数为上述第二电阻值除上上述第一电阻值以及上述第二电阻值的总和。
[0014]根据本发明的一实施例，上述垂直路径门为一栏解码器，上述栏解码器用以选择上述位线。
[0015]根据本发明的一实施例，上述通过晶体管为一第一 N型晶体管，其中上述电流检测器包括:一第二 N型晶体管以及一电流镜。上述第二 N型晶体管包括耦接至上述控制信号的栅极端、耦接至上述位线的漏极端以及源极端。上述电流镜包括一电流吸入节点以及一电流参考节点，其中上述电流吸入节点抽取一吸入电流，上述电流参考节点抽取一参考电流，其中上述电流吸入节点耦接至上述反馈节点，上述电流参考节点耦接至上述第二 N型晶体管的源极端，其中上述吸入电流为上述参考电流乘上一既定数字。
[0016]根据本发明的一实施例，上述电流镜包括:一第一 P型晶体管、一第三N型晶体管以及一第四N型晶体管。上述第一 P型晶体管包括接收一偏压电压的栅极端、漏极端及耦接至上述第二 N型晶体管源极端的源极端。上述第三N型晶体管包括耦接至漏极端的栅极端以及耦接至一接地端的源极端。上述第四N型晶体管包括耦接至上述第三N型晶体管栅极端的栅极端、耦接至反馈节点的漏极端及耦接至上述接地端的源极端。
【附图说明】
[0017]图1显示根据本发明的一实施例所述的或非门快闪式存储器的漏极稳压器的方块图；
[0018]图2显示根据本发明的另一实施例所述的或非门快闪式存储器的漏极稳压器的方块图；
[0019]图3显示根据本发明的一实施例所述的或非门快闪式存储器的漏极稳压器的方块图；
[0020]图4显示根据本发明的一实施例所述的或非门快闪式存储器的漏极稳压器的电路图；
[0021]图5显示根据本发明的图4的一实施例所述的栏解码器的电路图；以及
[0022]图6显示根据本发明的图4的或非门快闪式存储器的一实施例所述的或非门快闪式存储器阵列。
[0023]附图符号说明:
[0024]110、210、310、410栗源
[0025]120电流模组
[0026]130、230、330、430分压电路
[0027]140、240、340垂直路径门
[0028]440栏解码器
[0029]150、250、350放大器
[0030]170、270、370、470或非门快闪式存储器
[0031]220、320通过晶体管
[0032]260、360、460电流检测器
[0033]420N型功率晶体管
[0034]431第一二极管连接的P型晶体管
[0035]432第二二极管连接的P型晶体管
[0036]433第三二极管连接的P型晶体管
[0037]434第