存储装置的操作方法
【技术领域】
[0001]本发明是关于存储装置的操作方法，特别是关于存储装置的写入。
【背景技术】
[0002]存储装置的写入可使用各种方法来进行。其中一种方法是步进式脉冲写入(Incremental Step Pulse Programming，ISPP)。在步进式脉冲写入处理中，存储单元是通过对写入电压V_逐渐地增加少量的固定电压△ V工’来向高的阈值电压状态写入。于这样的处理过程中，位置接近被写入的存储单元也可能受到影响。此一效应称为写入干扰。如果被写入的存储单元是「慢存储单元」，亦即相较于其他存储单元而言需要更多次写入脉冲的存储单元，则写入干扰效应就变得更为紧要。
【发明内容】
[0003]在本发明中，提供了存储装置的操作方法，以降低写入干扰。
[0004]根据一些实施例，提供一种存储装置的操作方法。此一操作方法包括如下所述地写入存储装置。首先，提供多个数据至控制器。这些数据包括多个编码(code)。由控制器计算所述编码各自的数目。接着，根据所述编码各自的数目由控制器产生一对应规则(mapping rule)。在对应规则中，所述编码各对应至依序由低至高排列的多个验证电压电平(verifying voltage level)的其中之一。之后，根据对应规则写入数据至存储装置的一存储器阵列中。
[0005]根据一些实施例，提供一种存储装置的操作方法。此一操作方法包括如下所述地写入存储装置。提供多个数据的多个第一写入页位，其中，这些第一写入页位包括编码O及编码I。由一控制器计算第一写入页位中编码O及编码I各自的数目。根据第一写入页位中编码O及编码I各自的数目由控制器产生第一对应规则。接着，根据第一对应规则写入第一写入页位至存储装置的一第一写入页中。提供这些数据的多个第二写入页位，其中，这些第二写入页位包括编码O及一码I。在第一写入页位的编码O及编码I各者之下，由控制器计算第二写入页位中编码O及编码I各自的数目。根据第二写入页位中编码O及编码I各自的数目由控制器产生第二对应规则。接着，根据第二对应规则写入第二写入页位至存储装置的一第二写入页中。提供这些数据的多个第三写入页位，其中，这些第三写入页位包括编码O及编码I。在第一写入页位的编码O及编码I各者以及第二写入页位的编码O及编码I各者之下，由控制器计算第三写入页位中编码O及编码I各自的数目。根据第三写入页位中编码O及编码I各自的数目由控制器产生一第三对应规则。接着，根据第三对应规则写入第三写入页位至存储装置的一第三写入页中。
[0006]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0007]图1为根据一实施例的多阶储存式(Mult1-Level-Cell，MLC)存储装置的操作方法的写入处理的流程图。
[0008]图2A?图2C为MLC存储装置的操作方法的写入处理的示意图。
[0009]图3为根据一实施例的MLC存储装置的操作方法的读取处理的流程图。
[0010]图4为根据一实施例的三阶储存式(Triple-Level-CellJLC)存储装置的操作方法的写入处理的流程图。
[0011]图5A?图5B为TLC存储装置的操作方法的写入处理的示意图。
[0012]图6为根据一实施例的TLC存储装置的操作方法的读取处理的流程图。
[0013]图7为根据一实施例的TLC存储装置的操作方法的写入处理的流程图。
[0014]图8A?图8F为TLC存储装置的操作方法的写入处理的的示意图。
[0015]图9为根据一实施例的TLC存储装置的操作方法的读取处理的流程图。
[0016]【符号说明】
[0017]152、154、156、158、160、162:位
[0018]252、254、256、258、260、262:位
[0019]352、354、356、358、360、362:位
[0020]A1、A2:群组
[0021]B1、B2、B3、B4:群组
[0022]S102、S104、S106、S108:步骤
[0023]S132、S134、S136:步骤
[0024]S202、S204、S206、S208:步骤
[0025]S232、S234、S236:步骤
[0026]S302、S304、S306、S308、S310、S312、S314、S316、S318、S320、S322、S324、S326、S328、S330:步骤
[0027]S332、S334、S336:步骤
【具体实施方式】
[0028]根据一实施例，提供一种MLC存储装置的操作方法。图1为根据此一实施例的MLC存储装置的操作方法的写入处理的流程图。
[0029]首先，在步骤S102，提供多个数据至一控制器。这些数据包括第一编码、第二编码、第三编码及第四编码。其中，第一编码、第二编码、第三编码及第四编码为二位。举例来说，第一编码、第二编码、第三编码及第四编码各者可为编码00、01、10及11的其中之一。
[0030]接着，在步骤S104，由控制器计算第一编码、第二编码、第三编码及第四编码各自的数目。在步骤S106，根据第一编码、第二编码、第三编码及第四编码各自的数目由控制器产生一对应规则。在对应规则中，第一编码、第二编码、第三编码及第四编码各对应至依序由低至高排列的第一验证电压电平、第二验证电压电平、第三验证电压电平及第四验证电压电平的其中之一。举例来说，第一验证电压电平为抹除验证电平(EV)，第二验证电压电平、第三验证电压电平及第四验证电压电平可为写入验证电平(PV1，PV2，PV3)。在一范例中，于对应规则中，第一编码、第二编码、第三编码及第四编码中数目最大者是对应至第一验证电压电平。在另一范例中，于对应规则中，第一编码、第二编码、第三编码及第四编码中数目最大者是对应至第二验证电压电平。对应规则可储存在MLC存储装置或外部存储器中。由于一共24种对应规则，只需要五个位(小于一个字节)就能够储存所使用的对应规则为何。
[0031]之后，在步骤S108，根据对应规则写入数据至MLC存储装置的一存储器阵列中。步骤S108可包括对MLC存储装置的一页缓冲器下一个写入指令以及从页缓冲器写入数据至存储器阵列。在一些范例中，于对页缓冲器下写入指令之前，可计算错误校正编码(errorcorrect1n code)。
[0032]在一些范例中，于写入数据至MLC存储装置的阵列(S108)之前，可根据对应规则转换原始数据。在原始数据转换后，再将数据写入至MLC存储装置的页缓冲器中。此一转换步骤可由控制器进行。或者，此一转换步骤可实施于一软件管理层，例如快闪转译层(FlashTranslat1n Layer，FTL)，或快闪文件系统(flash file system)。
[0033]现在提供MLC存储装置的操作方法的写入处理的范例，如图2A?图2C所绘示者。如图2A所示，提供十六个将要被写入的数据。这些数据包括四种编码00、01、10及11。数据包括将要被写入的第一写入页位152及将要被写入的第二写入页位154。
[0034]计算四种编码00、01、10及11的数目。结果为七个编码00、五个编码01、一个编码10、三个编码11。也就是说，将编码从数目最多往最少排序的话为00、01、11、10。
[0035]在此，提供四个验证电压电平，包括第一验证电压电平、第二验证电压电平、第三验证电压电平及第四验证电压电平。在默认对应规则中，第一验证电压电平对应至编码11，第二验证电压电平对应至编码10，第三验证电压电平对应至编码00，第四验证电压电平对应至编码01。
[0036]在一范例中，由于数目最多的编码为编码00，编码00是对应至第一验证电压电平。编码01、11及10则分别对应至第二验证电压电平、第三验证电压电平及第四验证电压电平。接着，可将编码00、01、10及11转换成编码11、10、00及01，并写入至MLC存储装置的阵列中。写入的结果示于图2B，其中写入的第一写入页位156及写入的第二写入页位158不同于原始将要被写入的第一写入页位152及原始将要被写入的第二写入页位154。在此一范例中，可大幅降低写入干扰。此外，还可降低位错误率(bit error rate)。
[0037]在另一范例中，数目最多的编码，亦即编码00，是对应至第二验证电压电平。编码
01、11及10则分别对应至第一验证电压电平、第三验证电压电平及第四验证电压电平。接着，可将编码00、O1、10及11转换成编码10、11、00及OI，并写入至MLC存储装置的阵列中。写入的结果示于图2C，其中写入的第一写入页位160及写入的第二写入页位162不同于原始将要被写入的第一写入页位152及原始将要被写入的