沟槽栅型igbt器件及其制造方法
【技术领域】
[0001] 本发明涉及IGBT器件结构及其制造方法，尤其涉及一种沟槽栅型IGBT器件及其 制造方法。
【背景技术】
[0002] 绝缘栅双极型晶体管（IGBT)是近年来最令人瞩目而且发展很快的一种新型电力 电子器件。IGBT器件具有栅极高输入阻抗、开通和关断时具有较宽的安全工作区等特性，因 此IGBT器件在电机驱动、电焊机、电磁炉，UPS电源等方面有很广泛的应用。
[0003] 随着IGBT器件的不断发展，单位面积内的电流密度提升要求也日趋紧迫，因此在 本领域的工程技术人员提出了沟槽型IGBT器件。与最初的平面栅IGBT器件相比，沟槽栅 IGBT器件单位面积上的电流密度大幅度提高，器件的面积也相应的下降，但由于沟槽密度 增加，目前的沟槽型IGBT器件的输入电容大幅度增加，导致了不容易驱动的问题。另外，由 于常规的沟槽型IGBT器件电流比平面栅IGBT器件的电流增加很多，因此导致沟槽型IGBT 器件的鲁棒性能也较差。
【发明内容】
[0004] 本发明要解决的技术问题是提供一种沟槽栅型IGBT器件及其制造方法，能够有 效降低输入电容，还可以使得IGBT器件的鲁棒性能可调。
[0005] 为解决上述技术问题，本发明提供了一种沟槽栅型IGBT器件，包括：
[0006] N型掺杂的漂移区，具有正面以及与该正面相对的背面，所述正面和背面平行于由 相互垂直的X方向和Y方向界定的XY平面；
[0007] P型掺杂的集电区，与所述漂移区的背面直接或间接地电接触；
[0008] P型掺杂的基区，与所述漂移区的正面直接或间接地电接触；
[0009] 第一沟槽栅结构，由所述基区的表面沿Z方向纵向延伸至所述漂移区内，所述Z方 向垂直于所述XY平面；
[0010] N型掺杂的发射区，位于所述基区内且位于所述第一沟槽栅结构的一侧或两侧；
[0011] 第二沟槽栅结构，由所述基区的表面沿Z方向纵向延伸至所述漂移区内，所述第 三沟槽栅结构的一侧或两侧具有N型掺杂的类发射区，所述第二沟槽栅结构以及类发射区 与所述发射区电性连接；
[0012] 第三沟槽栅结构，由所述基区的表面沿Z方向纵向延伸至所述漂移区内，所述第 三沟槽栅结构与所述发射区电性连接。
[0013] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向相互平行。
[0014] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向垂直于所述第一沟槽栅结构在所述XY平面内的延伸方向。
[0015] 根据本发明的一个实施例，所述器件还包括：第四沟槽栅结构，由所述基区的表面 沿Z方向纵向延伸至所述漂移区内，所述第四沟槽栅结构在所述XY平面内的延伸方向平行 于所述第一沟槽栅结构在所述XY平面内的延伸方向，所述第二沟槽栅结构和第三沟槽栅 结构位于相邻的两个第四沟槽栅结构之间且与所述相邻的两个第四沟槽栅连通。
[0016] 根据本发明的一个实施例，所述第一沟槽栅结构与紧邻的第四沟槽栅结构之间的 距离记为W1，距离W1可调。
[0017] 根据本发明的一个实施例，相邻的两个第二沟槽栅结构之间具有一个或多个第三 沟槽栅结构。
[0018] 根据本发明的一个实施例，紧邻的两个第三沟槽栅结构之间的距离记为W2,所述 第二沟槽栅结构与紧邻的第三沟槽栅结构之间的距离记为W3,距离W2与距离W3之间的比 例可调。
[0019] 根据本发明的一个实施例，所述器件还包括：
[0020] 介质层，覆盖所述基区、发射区、第一沟槽栅结构、第二沟槽栅结构和第三沟槽栅 结构的表面，所述介质层中形成有接触孔，所述接触孔的底部露出所述第二沟槽栅结构、类 发射区和发射区；
[0021] 发射极电极，填充在所述接触孔内，所述第二沟槽栅结构、类发射区和发射区经由 所述发射极电极电性连接。
[0022] 根据本发明的一个实施例，所述漂移区的背面具有N型掺杂的缓冲区，所述集电 区经由所述缓冲区与所述漂移区的背面电接触。
[0023] 根据本发明的一个实施例，所述漂移区的正面具有N型掺杂的JFET掺杂区，所述 基区形成在所述JFET掺杂区内并经由所述JFET掺杂区与所述漂移区的正面电接触。
[0024] 为了解决上述技术问题，本发明还提供了一种沟槽栅型IGBT器件的制造方法，包 括：
[0025] 在半导体衬底的正面上生长N型掺杂的外延层，所述半导体衬底的正面平行于由 相互垂直的X方向和Y方向界定的XY平面，所述外延层作为IGBT器件的漂移区；
[0026] 在所述外延层内形成沿Z方向纵向延伸的第一沟槽栅结构、第二沟槽栅结构和第 三沟槽栅结构，所述Z方向垂直于所述XY平面；
[0027] 对所述外延层进行离子注入，以在所述外延层内形成P型掺杂的基区；
[0028] 对所述基区进行离子注入，以在所述基区内形成N型掺杂的发射区和类发射区， 所述发射区位于所述第一沟槽栅结构的一侧或两侧，所述类发射区位于所述第三沟槽栅结 构的一侧或两侧；
[0029] 移除所述半导体衬底以暴露出所述外延层的背面；
[0030] 对所述外延层的背面进行离子注入，以形成P型掺杂的集电区；
[0031] 其中，所述第二沟槽栅结构以及类发射区与所述发射区电性连接，所述第三沟槽 栅结构与所述发射区电性连接。
[0032] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向相互平行。
[0033] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向垂直于所述第一沟槽栅结构在所述XY平面内的延伸方向。
[0034] 根据本发明的一个实施例，在形成所述第一沟槽栅结构、第二沟槽栅结构、第三沟 槽栅结构时，还一并形成第四沟槽栅结构，所述第四沟槽栅结构由所述基区的表面沿Z方 向纵向延伸至所述漂移区内，所述第四沟槽栅结构在所述XY平面内的延伸方向平行于所 述第一沟槽栅结构在所述XY平面内的延伸方向，所述第二沟槽栅结构和第三沟槽栅结构 位于相邻的两个第四沟槽栅结构之间且与所述相邻的两个第四沟槽栅连通。
[0035] 根据本发明的一个实施例，所述第一沟槽栅结构与紧邻的第四沟槽栅结构之间的 距离记为W1，距离W1可调。
[0036] 根据本发明的一个实施例，相邻的两个第二沟槽栅结构之间具有一个或多个第三 沟槽栅结构。
[0037] 根据本发明的一个实施例，紧邻的两个第三沟槽栅结构之间的距离记为W2,所述 第二沟槽栅结构与紧邻的第三沟槽栅结构之间的距离记为W3, W2与W3之间的比例可调。
[0038] 根据本发明的一个实施例，所述制造方法还包括：
[0039] 形成介质层，所述介质层覆盖所述基区、发射区、第一沟槽栅结构、第二沟槽栅结 构和第三沟槽栅结构的表面；
[0040] 对所述介质层进行刻蚀，以形成接触孔，所述接触孔的底部露出所述第二沟槽栅 结构、类发射区和发射区；
[0041] 在所述接触孔中填充发射极电极，所述第二沟槽栅结构、类发射区和发射区经由 所述发射极电极电性连接。
[0042] 根据本发明的一个实施例，在形成所述第一沟槽栅结构、第二沟槽栅结构、第三沟 槽栅结构之前，还包括：对所述外延层进行离子注入，以在所述外延层中形成N型掺杂的 JFET掺杂区，所述基区形成在所述JFET掺杂区内。
[0043] 为了解决上述技术问题，本发明还提供了另外一种沟槽栅型IGBT器件的制造方 法，包括：
[0044] 在半导体衬底的正面上生长N型掺杂的外延层，所述半导体衬底的正面平行于由 相互垂直的X方向和Y方向界定的XY平面，所述外延层作为IGBT器件的漂移区；
[0045] 在所述外延层内形成沿Z方向纵向延伸的第一沟槽栅结构、第二沟槽栅结构和第 三沟槽栅结构，所述Z方向垂直于所述XY平面；
[0046] 对所述外延层进行离子注入，以在所述外延层内形成P型掺杂的基区；
[0047] 对所述基区进行离子注入，以在所述基区内形成N型掺杂的发射区和类发射区， 所述发射区位于所述第一沟槽栅结构的一侧或两侧，所述类发射区位于所述第三沟槽栅结 构的一侧或两侧；
[0048] 研磨所述半导体衬底的背面以将所述半导体衬底减薄至预设的厚度，保留的半导 体衬底作为所述IGBT器件的缓冲区；
[0049] 对保留的半导体衬底的背面进行离子注入，以形成P型掺杂的集电区；
[0050] 其中，所述第二沟槽栅结构以及类发射区与所述发射区电性连接，所述第三沟槽 栅结构与所述发射区电性连接。
[0051] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向相互平行。
[0052] 根据本发明的一个实施例，所述第二沟槽栅结构与所述第三沟槽栅结构在所述XY 平面内的延伸方向垂直于所述第一沟槽栅结构在所述XY平面内的延伸方向。
[0053] 根据本发明的一个实施例，在形成所述第一沟槽栅结构、第二沟槽栅结构、第三沟 槽栅结构时，还一并形成第四沟槽栅结构，所述第四沟槽栅结构由所述基区的表面沿Z方 向纵向延伸至所述漂移区内，所述第四沟槽栅结构在所述XY平面内的延伸方向平行于所 述第一沟槽栅结构在所述XY平面内的延伸方向，所述第二沟槽栅结构和第三沟槽栅结构 位于相邻的两个第四沟槽栅结构之间且与所述相邻的两个第四沟槽栅连通。
[0054]根据本发明的一个实施例，所述第一沟槽栅结构