沟槽栅mosfet的制造方法

沟槽栅mosfet的制造方法
【专利摘要】本发明公开了一种沟槽栅MOSFET的制造方法，在对硬掩膜进行硬掩膜沟槽光刻、刻蚀时，形成的栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍，淀积的金属下介质膜的膜厚小于栅区硬掩膜沟槽的宽度的一半并且大于源区硬掩膜沟槽的宽度的一半，且多晶硅回刻蚀为全面刻蚀。本发明的沟槽栅MOSFET制造方法，通过使栅区硬掩膜沟槽的宽度同金属下介质膜的膜厚相匹配，在对多晶硅进行全面刻蚀后，在栅区沟槽中的多晶硅的上方自然形成适当宽度的栅极接触孔，使栅极接触孔刻蚀实现自对准，省掉了多晶硅光刻，最低只需要进行三层光刻，从而缩短工艺流程，降低工艺成本。
【专利说明】沟槽栅MOSFET的制造方法

【技术领域】
[0001]本发明涉及半导体技术，特别涉及一种沟槽栅MOSFET (金属氧化物半导体场效应晶体管)的制造方法。

【背景技术】
[0002]沟槽栅MOSFET (Trench M0SFET)作为一种新型垂直结构器件，是在VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的新型MOS管，具有导通电阻小、低栅漏电荷密度、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点，是中低压(20V?300V) MOS管发展的主流。
[0003]在沟槽栅MOSFET器件中，降低单元尺寸即提高集成密度可以有效降低导通电阻，尤其是低压器件更为明显。
[0004]传统的沟槽栅MOSFET如图1所示，包括硅衬底100、设置在半导体衬底上的漏区101、在漏区101上形成的漂移区102，在漂移区102上形成的沟道区103，在沟道区103上形成的源区104，栅结构包括形成在沟槽侧壁上的栅氧106以及填充了沟槽的栅极多晶硅105。以N型沟槽栅MOSFET为例，漏区采用高掺杂的N型硅衬底，并在其上外延生长有轻掺杂的N型漂移区102，沟道区103可以注入有P型掺杂，源区104可以注入有N型掺杂。
[0005]传统的高密度沟槽栅MOSFET的制造方法，包括以下步骤:
[0006]I)在硅衬底上形成漏区11，在漏区11上形成漂移区12，在漂移区12上进行硬掩膜(Hard mask) 13淀积,硬掩膜结构可以为二氧化娃131+氮化娃132 ；
[0007]2)在硬掩膜13上进行硬掩膜沟槽光刻，刻蚀去除硬掩膜沟槽处的硬掩膜，形成源区硬掩膜沟槽及栅区硬掩膜沟槽；
[0008]3)在硅片上进行沟道区掺杂离子自对准注入并推进(drive-1n)，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的漂移区12上形成沟道区(body) 14，如图2所示；
[0009]4)在硅片上生长侧墙氧化膜，然后刻蚀侧墙氧化膜，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的硬掩膜的侧面形成沟槽侧墙(spacer) 15，如图3所示；
[0010]5)刻蚀去除沟槽侧墙间的漂移区12上部及沟道区14，形成源区沟槽16及栅区沟槽17，如图4所示；
[0011]6)在硅片上生长牺牲氧化膜，刻蚀去除牺牲氧化膜；
[0012]7)在源区沟槽及栅区沟槽的沟槽壁形成栅氧18 ；
[0013]8)在硅片上淀积多晶硅19 ；
[0014]9)进行多晶硅光刻、刻蚀，保留源区沟槽内的多晶硅19、栅区沟槽内的多晶硅19及栅区沟槽上方的多晶硅19，去除其他多晶硅，栅区沟槽上方的多晶硅19覆盖栅区沟槽两侧的沟槽侧墙，如图5所示；
[0015]10)去除源区沟槽两侧的沟槽侧墙；
[0016]11)进行源区掺杂离子自对准注入、退火，如图6所示；
[0017]12)在硅片上淀积金属下介质膜(ILD) 20，如图7所示；
[0018]13)进行金属下介质膜回刻蚀，去除源区沟槽两侧的硬掩膜上的金属下介质膜及栅区沟槽上方的多晶硅上的金属下介质膜，保留源区沟槽两侧的硬掩膜之间的金属下介质膜，保留栅区沟槽上方的多晶硅两侧的硬掩膜上的金属下介质膜，如图8所示；
[0019]14)将栅区通过光刻胶保护，进行源区接触孔硬掩膜自对准刻蚀，去除源区处的硬掩膜，保留栅区及栅区同源区之间的硬掩膜；
[0020]15)进行后续工艺(如在硅片上进行金属层21生长、光刻、刻蚀等)，形成源极及栅极，如图9所示。
[0021]传统的高密度沟槽栅MOSFET的制造方法，最低需要进行沟槽(trench)、多晶硅(poly)、接触孔(contact)、金属层(metal)四层光刻,其中多晶娃层光刻用于定义栅极多晶硅引出端，工艺复杂。


【发明内容】

[0022]本发明要解决的技术问题是提供一种沟槽栅MOSFET的制造方法，最低只需要进行沟槽、接触孔、金属层三层光刻，工艺简单。
[0023]为解决上述技术问题，本发明提供的沟槽栅MOSFET的制造方法，其包括以下步骤:
[0024]一.在硅衬底上形成漏区，在漏区上形成漂移区，在漂移区上进行硬掩膜淀积；
[0025]二.在硬掩膜上进行硬掩膜沟槽光刻，刻蚀去除硬掩膜沟槽处的硬掩膜，形成源区硬掩膜沟槽及栅区硬掩膜沟槽；
[0026]栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍；
[0027]三.在硅片上进行沟道区掺杂离子自对准注入并推进，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的漂移区上形成沟道区；
[0028]四.在硅片上生长侧墙氧化膜，然后刻蚀侧墙氧化膜，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的硬掩膜的侧面形成沟槽侧墙；
[0029]五.刻蚀去除沟槽侧墙间的漂移区上部及沟道区，形成源区沟槽及栅区沟槽；
[0030]六.在源区沟槽及栅区沟槽的沟槽壁形成栅氧；
[0031]七.在硅片上淀积多晶硅；
[0032]八.进行多晶硅全面回刻蚀，保留源区沟槽内的多晶硅及栅区沟槽内的多晶硅，去除其它多晶娃;
[0033]九.去除源区沟槽两侧的沟槽侧墙、栅区沟槽两侧的沟槽侧墙；
[0034]十.进行源区掺杂离子自对准注入、退火；
[0035]十一.在硅片上淀积金属下介质膜，金属下介质膜的膜厚小于栅区硬掩膜沟槽的宽度的一半，并且大于源区硬掩膜沟槽的宽度的一半；
[0036]十二.进行金属下介质膜的全面回刻蚀，去除硬掩膜上的金属下介质膜，并去除栅区沟槽中的多晶硅的上方的金属下介质膜，从而在栅区沟槽中的多晶硅的上方形成栅极接触孔；
[0037]十三.将栅区通过光刻胶保护，进行源区接触孔硬掩膜自对准刻蚀，去除源区处的硬掩膜，保留栅区及栅区同源区之间的硬掩膜；
[0038]十四.进行后序工艺，形成源极及栅极。
[0039]较佳的，在步骤五之后，步骤六之前，在硅片上生长牺牲氧化膜，然后刻蚀去除牺牲氧化膜。
[0040]较佳的，所述硬掩膜，下层为二氧化硅，上层为氮化硅。
[0041]较佳的，源区硬掩膜沟槽的宽度为0.5um，栅区硬掩膜沟槽的宽度为1.0um，金属下介质膜的膜厚为0.4um。
[0042]较佳的，源区硬掩膜沟槽的宽度为0.5um，栅区硬掩膜沟槽的宽度为1.2um，金属下介质膜的膜厚为0.4um。
[0043]较佳的，漏区为N+掺杂，漂移区为N-掺杂，沟道区掺杂离子为P型，源区掺杂离子为N+。
[0044]本发明的沟槽栅MOSFET的制造方法，在对硬掩膜进行硬掩膜沟槽光刻、刻蚀时，形成的栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍，淀积的金属下介质膜的膜厚小于栅区硬掩膜沟槽的宽度的一半并且大于源区硬掩膜沟槽的宽度的一半，且多晶硅回刻蚀为全面刻蚀，所以在金属下介质膜淀积后，在栅区硬掩膜沟槽内会形成井形的结构，从而可以通过对金属下介质膜的全面回刻蚀，去除硬掩膜上的金属下介质膜，并去除栅区沟槽中的多晶硅的上方的金属下介质膜，在栅区沟槽中的多晶硅的上方形成栅极接触孔。本发明的沟槽栅MOSFET制造方法，通过使栅区硬掩膜沟槽的宽度同金属下介质膜的膜厚相匹配，在对多晶硅进行全面刻蚀后，在栅区沟槽中的多晶硅的上方自然形成适当宽度的栅极接触孔，使栅极接触孔刻蚀实现自对准，省掉了多晶硅光刻，最低只需要进行沟槽(trench)、接触孔(contact)、金属层(metal)三层光刻,节省了一层光刻工艺，从而缩短工艺流程，降低工艺成本。

【专利附图】

【附图说明】
[0045]为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0046]图1是传统的沟槽栅MOSFET结构示意图；
[0047]图2是传统的高密度沟槽栅MOSFET的制造方法沟道区掺杂离子自对准注入并推进之后的断面示意图；
[0048]图3是传统的高密度沟槽栅MOSFET的制造方法沟槽侧墙刻蚀后断面示意图；
[0049]图4是传统的高密度沟槽栅MOSFET的制造方法源区沟槽及栅区沟槽刻蚀后断面示意图；
[0050]图5是传统的高密度沟槽栅MOSFET的制造方法多晶硅回刻蚀后断面示意图；
[0051]图6是传统的高密度沟槽栅MOSFET的制造方法源区掺杂离子自对准注入后断面示意图；
[0052]图7是传统的高密度沟槽栅MOSFET的制造方法金属下介质膜淀积后断面示意图；
[0053]图8是传统的高密度沟槽栅MOSFET的制造方法金属下介质膜回刻蚀后断面示意图；
[0054]图9是传统的高密度沟槽栅MOSFET的制造方法金属层刻蚀后断面示意图；
[0055]图10是本发明的沟槽栅MOSFET的制造方法一实施例沟道区掺杂离子自对准注入并推进之后的断面示意图；
[0056]图11是本发明的沟槽栅MOSFET的制造方法一实施例沟槽侧墙刻蚀后断面示意图；
[0057]图12是本发明的沟槽栅MOSFET的制造方法一实施例源区沟槽及栅区沟槽刻蚀后断面示意图；
[0058]图13是本发明的沟槽栅MOSFET的制造方法一实施例多晶硅回刻蚀后断面示意图；
[0059]图14是本发明的沟槽栅MOSFET的制造方法一实施例源区掺杂离子自对准注入后断面示意图；
[0060]图15是本发明的沟槽栅MOSFET的制造方法一实施例金属下介质膜淀积后断面示意图；
[0061]图16是本发明的沟槽栅MOSFET的制造方法一实施例金属下介质膜回刻蚀后断面示意图；
[0062]图17是本发明的沟槽栅MOSFET的制造方法一实施例源区接触孔刻蚀后断面示意图；
[0063]图18是本发明的沟槽栅MOSFET的制造方法一实施例金属层刻蚀后断面示意图。

【具体实施方式】
[0064]下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0065]实施例一
[0066]本发明的沟槽栅MOSFET的制造方法，包括以下步骤:
[0067]一.在硅衬底上形成漏区11，在漏区11上形成漂移区12，在漂移区12上进行硬掩膜(Hard mask) 13 淀积；
[0068]二.在硬掩膜13上进行硬掩膜沟槽光刻，刻蚀去除沟槽处的硬掩膜，形成源区硬掩膜沟槽及栅区硬掩膜沟槽；栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍;
[0069]三.在硅片上进行沟道区掺杂离子自对准注入并推进(drive-1n)，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的漂移区12上形成沟道区(body) 14，如图10所示；
[0070]四.在硅片上生长侧墙氧化膜，然后刻蚀侧墙氧化膜，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的硬掩膜的侧面形成沟槽侧墙(spacer) 15，如图11所示；
[0071]五.刻蚀去除沟槽侧墙间的漂移区12上部及沟道区14，形成源区沟槽16及栅区沟槽17，如图12所示；
[0072]六.在源区沟槽及栅区沟槽的沟槽壁形成栅氧18 ；
[0073]七.在硅片上淀积多晶硅19 ；
[0074]八.进行多晶硅19全面回刻蚀，保留源区沟槽内的多晶硅19、栅区沟槽内的多晶娃19,去除其它多晶娃，如图13所不；
[0075]九.去除源区沟槽两侧的沟槽侧墙、栅区沟槽两侧的沟槽侧墙；
[0076]十.进行源区掺杂离子自对准注入、退火，如图14所示；
[0077]十一.在硅片上淀积金属下介质膜(ILD) 20，金属下介质膜20的膜厚小于栅区硬掩膜沟槽的宽度的一半，并且大于源区硬掩膜沟槽的宽度的一半，如图15所示；
[0078]十二.进行金属下介质膜的全面回刻蚀20，去除硬掩膜上的金属下介质膜，并去除栅区沟槽中的多晶硅的上方的金属下介质膜，从而在栅区沟槽中的多晶硅的上方形成栅极接触孔，如图16所示；
[0079]十三.将栅区通过光刻胶保护，进行源区接触孔硬掩膜自对准刻蚀，去除源区处的硬掩膜，保留栅区及栅区同源区之间的硬掩膜，如图17所示；
[0080]十四.进行后序工艺(如在硅片上进行金属层21生长、光刻、刻蚀等)，形成源极及栅极，如图18所示。
[0081]实施例一的沟槽栅MOSFET的制造方法，在对硬掩膜进行硬掩膜沟槽光刻、刻蚀时，形成的栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍，淀积的金属下介质膜的膜厚小于栅区硬掩膜沟槽的宽度的一半并且大于源区硬掩膜沟槽的宽度的一半，且多晶硅回刻蚀为全面刻蚀，所以在金属下介质膜淀积后，在栅区硬掩膜沟槽内会形成井形的结构，从而可以通过对金属下介质膜的全面回刻蚀，去除硬掩膜上的金属下介质膜，并去除栅区沟槽中的多晶硅的上方的金属下介质膜，在栅区沟槽中的多晶硅的上方形成栅极接触孔。本发明的沟槽栅MOSFET制造方法，通过使栅区硬掩膜沟槽的宽度同金属下介质膜的膜厚相匹配，在对多晶硅进行全面刻蚀后，在栅区沟槽中的多晶硅的上方自然形成适当宽度的栅极接触孔，使栅极接触孔刻蚀实现自对准，省掉了多晶硅光刻，最低只需要进行沟槽(trench)、接触孔(contact)、金属层(metal)三层光刻,节省了一层光刻工艺，从而缩短工艺流程，降低工艺成本。
[0082]实施例二
[0083]基于实施例一的沟槽栅MOSFET的制造方法，可以在步骤五之后，步骤六之前，在硅片上生长牺牲氧化膜，然后刻蚀去除牺牲氧化膜，从而使得源区沟槽及栅区沟槽的沟槽壁更加平滑。
[0084]实施例三
[0085]基于实施例二的沟槽栅MOSFET的制造方法，所述硬掩膜，下层为二氧化硅131，上层为氮化硅132 ；
[0086]较佳的，源区硬掩膜沟槽的宽度a=0.5um，栅区硬掩膜沟槽的宽度c=l.0um,金属下介质膜ILD的膜厚为b=d=0.4um，在步骤十二最终形成的栅极接触孔的宽度
e=c_d氺2=0.2um。
[0087]较佳的，源区硬掩膜沟槽的宽度a=0.5um，栅区硬掩膜沟槽的宽度c=l.2um,金属下介质膜ILD的膜厚为b=d=0.4um，在步骤十二最终形成的栅极接触孔的宽度e=c_d氺2=0.4um。
[0088]较佳的，漏区11为N+掺杂，漂移区12为N-掺杂，沟道区掺杂离子为P型，源区掺杂尚子为N+。
[0089]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种沟槽栅MOSFET的制造方法，其特征在于，包括以下步骤: 一.在硅衬底上形成漏区，在漏区上形成漂移区，在漂移区上进行硬掩膜淀积； 二.在硬掩膜上进行硬掩膜沟槽光刻，刻蚀去除硬掩膜沟槽处的硬掩膜，形成源区硬掩膜沟槽及栅区硬掩膜沟槽； 栅区硬掩膜沟槽的宽度大于源区硬掩膜沟槽的宽度的1.5倍； 三.在硅片上进行沟道区掺杂离子自对准注入并推进，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的漂移区上形成沟道区； 四.在硅片上生长侧墙氧化膜，然后刻蚀侧墙氧化膜，在源区硬掩膜沟槽及栅区硬掩膜沟槽处的硬掩膜的侧面形成沟槽侧墙； 五.刻蚀去除沟槽侧墙间的漂移区上部及沟道区，形成源区沟槽及栅区沟槽； 六.在源区沟槽及栅区沟槽的沟槽壁形成栅氧； 七.在硅片上淀积多晶硅； 八.进行多晶硅全面回刻蚀，保留源区沟槽内的多晶硅及栅区沟槽内的多晶硅，去除其它多晶娃; 九.去除源区沟槽两侧的沟槽侧墙、栅区沟槽两侧的沟槽侧墙； 十.进行源区掺杂离子自对准注入、退火； 十一.在硅片上淀积金属下介质膜，金属下介质膜的膜厚小于栅区硬掩膜沟槽的宽度的一半，并且大于源区硬掩膜沟槽的宽度的一半； 十二.进行金属下介质膜的全面回刻蚀，去除硬掩膜上的金属下介质膜，并去除栅区沟槽中的多晶硅的上方的金属下介质膜，从而在栅区沟槽中的多晶硅的上方形成栅极接触孔； 十三.将栅区通过光刻胶保护，进行源区接触孔硬掩膜自对准刻蚀，去除源区处的硬掩膜，保留栅区及栅区同源区之间的硬掩膜； 十四.进行后序工艺，形成源极及栅极。
2.根据权利要求1所述的沟槽栅MOSFET的制造方法，其特征在于， 在步骤五之后，步骤六之前，在硅片上生长牺牲氧化膜，然后刻蚀去除牺牲氧化膜。
3.根据权利要求1所述的沟槽栅MOSFET的制造方法，其特征在于， 所述硬掩膜，下层为二氧化硅，上层为氮化硅。
4.根据权利要求1所述的沟槽栅MOSFET的制造方法，其特征在于， 源区硬掩膜沟槽的宽度为0.5um，栅区硬掩膜沟槽的宽度为1.0um，金属下介质膜的膜厚为0.4um。
5.根据权利要求1所述的沟槽栅MOSFET的制造方法，其特征在于， 源区硬掩膜沟槽的宽度为0.5um，栅区硬掩膜沟槽的宽度为1.2um，金属下介质膜的膜厚为0.4um。
6.根据权利要求1所述的沟槽栅MOSFET的制造方法，其特征在于， 漏区为N+掺杂，漂移区为N-掺杂，沟道区掺杂离子为P型，源区掺杂离子为N+。
【文档编号】H01L21/336GK104299903SQ201310297866
【公开日】2015年1月21日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】丛茂杰, 陈正嵘, 缪进征 申请人:上海华虹宏力半导体制造有限公司