专利名称：高压cmos器件及其制造方法
高压CMOS器件及其制造方法背景技术图1A至IF所示为现有技术制造高压CMOS器件的方法的过程示 意图。参见图1A，焊盘氧化物膜2较薄地形成在掺杂有杂质离子的半导 体衬底1上。焊盘氧化物膜2典型地形成为200A至300A的厚度。参见图1B，为了形成用于形成下面将描述的高压深阱的光致抗蚀 剂图案，在焊盘氧化物膜2上形成掩膜。然后，使用掩膜通过蚀刻包 括焊盘氧化物膜2的半导体衬底1表面的部分区域，形成光学对准标 记3 (photo align key)。参见图1C，基于光学对准标记3使光致抗蚀剂图案P1对准，并 使其形成在焊盘氧化物膜2上。参见图1D，通过利用光致抗蚀剂图案P1作为掩膜在衬底上注入 杂质离子，形成高压深阱区域4，然后将光致抗蚀剂图案P1剥离。参见图1E，通过移除焊盘氧化物膜2并进行LOCOS处理，在半 导体衬底1的预定区域形成隔离区域5。参见图1F，通过将杂质离子注入到其中形成有隔离区域5的半导 体衬底1的深阱区域4中，形成逻辑阱(logic well)区域6。在半导体衬底1上层叠掺杂有杂质离子的栅极氧化物膜和多晶 硅并形成图案。 其后，通过形成绝缘膜并在其上进行毯式蚀刻(blanket etch)， 在栅极氧化物膜和多晶硅的侧面上形成隔离物(spacer)。栅极氧化物 膜，多晶硅和隔离物统称为"栅极结构7"。通过利用栅极结构7作为注入掩膜注入杂质离子，形成源极和漏 极区域8。现有技术中制造高压CMOS器件的方法涉及形成用于在半导体衬 底上产生光学对准标记的掩膜，以形成用于形成高压深阱区域的光致 抗蚀剂图案的步骤。由于该掩膜除了产生光学对准标记的作用外不执 行其它功能，因此还得增加其他的掩膜，结果，导致工艺复杂并且制 造成本增大。发明内容本发明实施例提供一种高压CMOS器件及其制造方法，由于不需 要用于形成光学对准标记的单独的掩膜从而简化了制造步骤和降低了 制造成本。根据一个实施例的制造高压CMOS器件的方法包括在半导体衬 底上形成第一氧化物膜图案，以暴露半导体衬底的预定区域；在暴露 的半导体衬底上形成第二氧化物膜图案；以及利用该第一氧化物膜图 案作为掩膜进行离子注入和退火处理，形成高压深阱区域，其中通过 退火使该第二氧化物膜图案扩散，以在高压深阱区域中产生台阶结构。根据一个实施例的高压CMOS器件包括半导体衬底；在半导体 衬底上形成为具有台阶结构的高压深阱区域；形成在高压深阱区域中 的逻辑阱区域；形成在半导体衬底上的隔离区域；形成在台阶结构的 台阶产生区域中的隔离物；形成在半导体衬底上的栅极结构；以及在 半导体衬底上在栅极结构边上形成的源极和漏极区域。
本申请包括附图以进一步解释本发明，其被并入或构成本申请的 一部分，并与说明书一起用于解释本发明的原理。在附图中图1A至.IF为示出现有技术制造高压CMOS器件的方法的步骤图；以及图2A至2F为示出根据本发明实施例制造高压CMOS器件的方法 的步骤图。
具体实施方式
下文中，将结合附图对本发明的实施例进行具体描述。在实施例的描述中，当将层(膜)、区域、图案、或结构描述为 在衬底、层(膜)、区域、焊盘(pad)或图案"上/上面/上方/上部" 或"下/下面/下方/下部)"时，其可以理解为是每一层(膜)、区域、 图案或结构直接与每一层(膜)、区域、焊盘或图案接触的情况，或 者也可以理解为表示它们被形成为有另外的层(膜)、另外的区域、 另外的焊盘、另外的图案、或另外的结构夹在它们之间的情况。图2A至2F为示出根据本发明实施例制造高压CMOS器件的方法 的步骤图。参见图2A，可以在掺杂有杂质离子的半导体衬底10上形成第一 氧化物膜。这时，第一氧化物膜可被形成为3000人至7000A的厚度， 这与现有技术相比较厚。在一个实施例中，第一氧化物膜被形成为大 约5000A的厚度。根据实施例，半导体衬底10可以是掺杂有P型或N 型杂质离子的硅衬底。然后，可以在第一氧化物膜上形成掩膜(未示出)。接着，蚀刻第一氧化物膜以形成第一氧化物膜图案20。第一氧化物膜图案20的预定区域被开口以暴露衬底10的顶面。第一氧化物膜 图案20可具有3000A至7000A的厚度(即为第一氧化物膜的厚度)。参见图2B，可以在暴露的半导体衬底10上形成第二氧化物膜图 案21。第二氧化物膜图案21可形成为600A至1000A的厚度。在一个 实施例中，第二氧化物膜图案21可形成大约800人的厚度。第二氧化物膜图案21可通过氧化工艺从暴露的半导体衬底10上 生成。参见图2C，可以通过利用第一氧化物膜图案20作为掩膜进行杂 质离子注入处理和退火处理，形成高压深阱区域30。在这种情况下， 第二氧化物膜图案21利用退火处理通过扩散向上和向下延展。结果， 在第二氧化物膜图案21的底部和高压阱区域30的顶部之间产生台阶 (图2D中的11)。然后，将第一氧化物膜20移除。参见图2D，第二氧化物膜图案21被移除，从而，台阶ll保留在 高压深阱区域30的表面上。根据本发明的实施例，台阶11可用作光 学对准标记。参见图2E，可以通过进行例如LOCOS工艺，在半导体衬底10上 形成隔离区域12。可在包括隔离区域12的半导体衬底IO上形成绝缘膜(未示出)。然后，通过对该绝缘膜进行毯式蚀刻，在台阶ll的台阶产生区域 上局部形成隔离物40。在一个实施例中，隔离物40可以由氮化物形成。
由于在进行后续工艺时，例如，在随后多晶硅沉积和蚀刻处理时， 会在台阶产生区域产生残余物，因此在台阶产生区域中形成隔离物40 以便防止由于后续工艺而产生残余物。参见图2F，在隔离区域12之间形成包括栅极结构50的晶体管。 在一个实施例中，可形成掩膜(未示出)以暴露半导体衬底10的预定 区域，并通过利用该掩膜注入杂质离子，形成逻辑阱区域31。之后， 将该掩膜移除。然后，可以在半导体衬底IO上层叠栅极氧化物膜和掺杂有杂质离 子的多晶硅并使其形成图案。通过形成绝缘膜并对其进行毯式蚀刻，在栅极氧化物膜和多晶硅 的侧面上形成隔离物。从而，形成包括栅极氧化物膜、多晶硅和隔离 物的栅极结构50。通过利用栅极结构50作为离子注入的掩膜注入杂质离子，形成源 极和漏极区域32。在形成隔离物之前，可进一步包括形成低浓度源极 和漏极区域的步骤。参见图2F,上述根据实施例制造的高压CMOS器件包括半导体 衬底10;在半导体衬底IO上形成的具有台阶结构11的高压深阱区域 30;形成在高压深阱区域30中的逻辑阱区域31;在高压深阱区域30 的边缘区域形成的隔离区域；形成在半导体衬底10上的栅极结构50; 以及形成半导体衬底10上在栅极结构50边上的源极和漏极区域32。 另外，可在台阶11上的台阶产生区域中形成的隔离物40。因此，在上述实施例中，当形成高压深阱以在高压深阱的表面产 生台阶时，第二氧化物膜图案的厚度较厚，使得台阶能被用作光学对
准标记。另外，由于在进行后续工艺时，例如，在多晶硅的沉积和蚀 刻工艺时，由于台阶而可能在台阶的边上产生多晶硅残留物，因此在 多晶硅沉积之前在台阶的边上形成隔离物40使得能够抑制多晶硅残余 物的产生。因此，不需要用于形成光学对准标记的单独掩膜，从而能简化制 造工艺并降低制造成本。本说明书中所提及的"一个实施例"、"实施例"、"示例性实 施例"等都意味着结合该实施例所描述的特征、结构或特性包括在本 发明的至少一个实施例中。在本说明书中多处出现的这样的术语并不 必须涉及相同的实施例。而且，在结合任意一个实施例描述特征、结 构或特性时，结合其它一些实施例实现该特征、结构或特性也被认为 是在本领域技术人员的理解范围内。尽管已经参照多个实施例进行了描述，但应当理解本领域技术人 员能在不脱离本发明原理的精神和范围下设计各种其他变化和实施 例。尤其是，在本说明书、附图以及所附权利要求的范围内对组成部件和/或物件合并排列上多种变化和修改都是可能的。除了组成部件和/ 或排列的变化和修改之外，替换使用对于本领域技术人员也是显而易 见的。
权利要求
1.一种制造高压CMOS器件的方法，包括在半导体衬底上形成第一氧化物膜图案，暴露半导体衬底的预定区域；在暴露的半导体衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为注入掩膜进行离子注入和退火，形成高压深阱区域，其中利用退火处理使第二氧化物膜图案扩散以在高压深阱区域的顶面上产生台阶。
2.如权利要求1所述的方法，进一步包括:移除第一和第二氧化物膜图案； 在半导体衬底上形成隔离区域；以及在产生台阶的区域中形成隔离物。
3. 如权利要求2所述的方法，其中该隔离物由氮化物形成。
4. 如权利要求2所述的方法，进一步包括 在高压深阱区域中形成逻辑阱； 在半导体衬底上形成栅极结构；以及 在半导体衬底上的栅极结构的边上形成源极和漏极区域。
5. 如权利要求l所述的方法，其中该第一氧化物膜图案被形成为 3000A至7000A的厚度。
6. 如权利要求5所述的方法，其中该第一氧化物膜图案被形成为 大约5000A的厚度。
7. 如权利要求l所述的方法，其中该第二氧化物膜图案被形成为 600人至1000A的厚度。
8. 如权利要求7所述的方法，其中该第二氧化物膜图案被形成为 大约800人的厚度。
9. 如权利要求l所述的方法，其中该台阶用作光学对准标记。
10. —种高压CMOS器件，包括 半导体衬底；在半导体衬底上具有台阶结构表面的高压深阱区域；形成在高压深阱区域中的逻辑阱区域；形成在半导体衬底上的隔离区域；形成在台阶结构的台阶产生区域中的隔离物形成在半导体衬底上的栅极结构；以及形成在栅极结构边上的半导体衬底上的源极和漏极区域。
11，如权利要求IO所述的器件，其中该隔离物由氮化物形成。
全文摘要
本发明提供了一种制造高压CMOS器件的方法，在形成高压深阱区域时不需要用于形成光学对准标记的单独掩膜。该方法包括形成暴露半导体衬底预定区域的相对厚的第一氧化物膜图案；在暴露衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为掩膜进行离子注入和退火处理，形成高压深阱区域。第二氧化物膜图案通过退火处理扩散，以在高压深阱区域上产生台阶。该台阶能被用作光学对准标记。
文档编号H01L21/8238GK101211852SQ20071015370
公开日2008年7月2日 申请日期2007年9月14日 优先权日2006年12月26日
发明者高光永 申请人:东部高科股份有限公司