一种高压vdmos器件及其制作方法
【技术领域】
[0001]本发明涉及半导体器件制作技术领域，尤其涉及一种高压VDM0S(垂直双扩散金属氧化物半导体)器件及其制作方法。
【背景技术】
[0002]高压VDMOS—般采用平面型的元胞结构以获得高的击穿电压，如图1所示。随着VDMOS产品市场的竞争越来越激烈，许多生产厂家纷纷推出相应的缩版产品。产品尺寸的缩减主要通过缩小元胞尺寸的途径实现。高压VDMOS的一个重要参数是导通电阻(RDSON)，导通电阻的重要组成部分是栅极正下方在层上形成的表面电荷积累层电阻。栅极长度减小，高压VDMOS的导通电阻将越大。为避免导通电阻(RDSON)过大，元胞尺寸很难继续减小。
【发明内容】
[0003]本发明的目的是提供一种高压VDMOS器件及其制作方法，以解决现有的高压VDMOS制作工艺无法进一步减小DMOS元胞尺寸的问题。
[0004]本发明的目的是通过以下技术方案实现的:
[0005]一种高压VDMOS器件的制作方法，其栅极制作包括以下步骤:
[0006]在所述高压VDMOS器件的晶元正面制作沟槽；
[0007]在形成沟槽的所述晶元正面制作栅极氧化层；
[0008]在形成栅极氧化层的所述晶元正面制作栅极，其中，制作栅极的掩膜窗口与所述沟槽对准，且所述制作栅极的掩膜窗口的宽度大于所述沟槽的开口宽度。
[0009]较佳地，所述沟槽为上大下小的碗状结构。
[0010]基于上述任意方法实施例，较佳地，在所述高压VDMOS器件的晶元正面制作沟槽，包括:
[0011]采用光刻、刻蚀工艺，在所述高压VDMOS器件的晶元正面形成沟槽；
[0012]在所述沟槽表面生长牺牲氧化层，以通过所述牺牲氧化层对所述沟槽形状进行调整；
[0013]去除所述牺牲氧化层。
[0014]较佳地，所述牺牲氧化层的厚度大于1000埃。
[0015]基于与方法同样的发明构思，本发明实施例还提供一种高压VDMOS器件，包括:
[0016]制作在所述高压VDMOS器件的晶元正面的沟槽；
[0017]制作在形成沟槽的所述晶元正面的栅极氧化层；
[0018]制作在形成栅极氧化层的所述晶元正面的栅极，其中，制作栅极的掩膜窗口与所述沟槽对准，且所述制作栅极的掩膜窗口的宽度大于所述沟槽的开口宽度。
[0019]较佳地，所述沟槽为上大下小的碗状结构。
[0020]通过上述工艺过程形成的高压VDMOS器件，使得栅极填入沟槽中。在栅极有效长度不变的情况下，减小了栅极的横向宽度，从而实现在相同的芯片面积条件下提高元胞集成度，或者在相同的电流处理能力条件下缩小芯片面积。另外，由于栅极的有效长度没有缩减，不会对其他电参数的性能产生太大影响。
【附图说明】
[0021]图1为现有的高压VDMOS器件元胞结构示意图；
[0022]图2为本发明实施例提供的方法流程图；
[0023]图3为本发明实施例提供的形成外延层之后的器件结构示意图；
[0024]图4为本发明实施例提供的形成初始氧化层之后的器件结构图；
[0025]图5为本发明实施例提供的形成衬垫氧化层之后的器件结构示意图；
[0026]图6为本发明实施例提供的沟槽形成后的器件结构示意图；
[0027]图7为本发明实施例提供的形成牺牲氧化层之后的器件结构示意图；
[0028]图8为本发明实施例提供的去除牺牲氧化层之后的器件结构示意图；
[0029]图9为本发明实施例提供的形成栅氧化层和多晶硅之后的器件结构示意图；
[0030]图10为本发明实施例提供的形成栅极之后的器件结构示意图；
[0031]图11为本发明实施例提供的形成P型体区之后的器件结构示意图；
[0032]图12为本发明实施提供的完成退火工艺之后的器件结构示意图；
[0033]图13为本发明实施例提供的形成N型源区之后的器件结构示意图；
[0034]图14为本发明实施例提供的形成P+体区并完成退火工艺之后的器件结构示意图；
[0035]图15为本发明实施例提供的形成介质层之后的器件结构示意图；
[0036]图16为本发明实施例提供的形成正面金属之后的器件结构示意图；
[0037]图17为本发明实施例提供的形成背面金属之后的器件结构示意图。
【具体实施方式】
[0038]本发明实施例的主要思想是，将高压VDMOS的栅极材料的主体部分“填充”入沟槽内，以纵向尺寸的增加换取横向尺寸的缩短。实现在相同的芯片面积条件下提高了元胞的集成度，或者在相同的电流处理能力条件下缩小了芯片的面积。
[0039]下面将结合附图，对本发明实施例提供的高压VDMOS器件及其制作方法进行详细介绍。
[0040]本发明实施例提供的一种高压VDMOS器件的制作方法，其栅极制作过程如图2所示，具体包括以下步骤:
[0041]步骤200、在上述高压VDMOS器件的晶元正面制作沟槽。
[0042]本发明实施例中，对步骤200制作的沟槽深度和开口大小的具体取值不作限定。在实际生产过程中，根据实际要求而定。例如，根据栅极所需的有效长度确定步骤200制作的沟槽深度和开口大小。
[0043]步骤210、在形成沟槽的上述晶元正面制作栅极氧化层。
[0044]步骤220、在形成栅极氧化层的上述晶元正面制作栅极，其中，制作栅极的掩膜窗口与上述沟槽对准，且制作栅极的掩膜窗口的宽度大于沟槽的开口宽度。
[0045]本发明实施例中，栅极材料可以但不仅限于多晶硅。
[0046]通过上述工艺过程，使得栅极填入沟槽中。在栅极有效长度不变的情况下，减小了栅极的横向宽度，从而实现在相同的芯片面积条件下提高元胞集成度，或者在相同的电流处理能力条件下缩小芯片面积。另外，由于栅极的有效长度没有缩减，不会对其他电参数的性能产生太大影响。
[0047]本发明实施例中，对步骤200形成的沟槽形状不作限定。为了提高击穿电压，可以增大沟槽底部圆角的曲率半径，从而降低沟槽底部处的电场强度，提高击穿电压。
[0048]为了利于栅极材料的填充和覆盖，较佳地，上述沟槽为上大下小的碗状结构。
[0049]基于上述任意方法实施例，上述步骤200的实现方式有多种。下面例举一优选实施方式:采用光刻、刻蚀工艺，在上述高压VDMOS器件的晶元正面形成沟槽；在该沟槽表面生长牺牲氧化层，以通过牺牲氧化层对该沟槽形状进行调整；去除该牺牲氧化层。
[0050]通过在沟槽表面生成牺牲氧化层，对沟槽形状进行调整，能够增大沟槽底部圆角的曲率半径。
[0051]其中，牺牲氧化层的厚度大于1000埃。较佳地，牺牲氧化层的厚度在1000埃至10000埃之间。其中，I埃等于10 10米。
[0052]较佳地,初次形成的沟槽开口直径在1.6um?2.0um0沟槽深度在1.0um?1.2um。调整后的沟槽开口直径在3.0um?3.5um,且调整后的沟槽底部较平缓，小于60°。
[0053]较佳地，制作栅极的掩膜窗口直径在4um?5um，制作得到的栅极有效长度可达6um ?1um0
[0054]下面将以一高压VDMOS器件的完整制作过程为例，对本发明实施例提供的技术方案进行说明。
[0055]步骤1、在晶元的一个表面制作外延层，如图3所示。