专利名称：预测高压器件中的衬底电流的方法
技术领域：
本发明涉及一种精确预测高压器件中的衬底电流(substrate current)的建才莫方法(modeling method )，其中，高压器件包括高压 MOS晶体管，并且由于热电子效应，衬底电流流过衬底。
背景技术：
在半导体集成器件中，例如在金属氧化物半导体(MOS)晶体 管中，^"底电-克可以祐 使用并可以表示热电子岁文应(hot electron effect )。热电子效应可以是这才羊一种J见象在MOS晶体管中，当 电子/人源区穿过沟道区向漏区移动时，在位于漏区末端周围的沟道 中施力口纟会电子的电场可以净皮最大4匕，而电子的动能(kinetic energy ) 可以显著地增加。 一些电子可以超过Si-Si02界面处的能量势垒 (energy barrier), 乂人而可以进入Si02月莫中。这种具有相当高能量 (significant energy )的电子可以;波称作热电子。当具有高能量的电 子移动时，这些具有高能量的电子可能在漏极结的高电场区中引起 碰撞电离(impact ionization),其中具有高能量的电子可以是热电 子。由于石並撞电离，可能产生二次(secondary)电子-空穴对。由于 这些，电子可以向漏区移动并可以4吏漏才及电;;克增力o。 it匕外，空穴可 以沿着电场向衬底移动，从而可以形成衬底电流。因此，可以基于 衬底电流来分析热电子效应可能发生的程度(extent )。也就是，衬底电流的增加可以表明，MOS晶体管中的热电子岁文应可能相只寸更 显著。衬底电流的增加可以影响MOS晶体管的电特性。例如，在 CMOS电路中，可能发生诸如噪声或闩锁(latch-up)的各种问题。 由于这个原因，如果操作电路，就可能产生错误。
图1示出了在相关技术(related art) MOS晶体管中的漏极电 压Vd 4呆持于3.3V、2.75V和2.2V的状态下，衬底电流随4册电压(gate voltage)的变化。参照图1,如果相关技术晶体管中的漏极电压保 持在预定值或者更高的值，例如，当漏极电压Vd可以是3.3V时， 衬底电流最初可以随着才册电压增加。此外，衬底电流可以在一定的 峰j直点之后下降。原因可能如下。
起初，如杲施加4册电压，则漏4及电流可以增加，用于石並撞电离 的电子的数量可以增加。如果4册电压变得过高，MOS晶体管的梯: 作可以/人饱和区进入线性区。因此，沟道中的夹断点(pinch-off point)处的垂直电场可以降4氐。结果，石並撞电离率可以降低。衬底 电流可能是影响产品可靠性和l命出阻抗(output resistance)的重要 因数。因此，在开发半导体器件的过程中，可能有必要精确地理解 和预测衬底电流的特性。此外，随着半导体器件变得更加高度集成， 热电子效应可能变得更加显著。因此，在开发高度集成的半导体器 件的过程中，可能4艮重要的是，预测MOS晶体管中衬底电流可能 具有什么特性。
在包括MOS晶体管的器件中，可以通过基于碰撞电离的建模 (modeling)来预测衬底电流的特性。在商业上，可以获得许多程 序，这些程序可以预测包括MOS晶体管的器件的衬底电流。例如， SPICE就是^殳计禾呈序的 一个实例，该i殳计:择序可以4吏用Berkeley -豆 沟道绝缚4册场效应晶体管才莫型(Berkeley Short-channel IgFET Mode ) (BSIM3 )来预测村底电流。基于BSIM3的衬底电流预测模型可能 不能精确地预测高压器件的衬底电流，诸如高压MOS晶体管的衬底电流。高压MOS晶体管可以具有足够的能力(capability)来经 受高电压，其中该高电压可以施加到其漏才及，并且该高压MOS晶 体管可以广泛应用于各种功率器件(power device )中。
高压MOS晶体管可以包括横向双扩散MOS ( LDMOS )，在该 才黄向双扩散MOS中漏区可以一皮轻杂质〗参杂，它可以保持漏4及在高 压下的稳定性，并且可以横向地延伸。在包括高压MOS晶体管的 器件中的衬底电流的特性可以与包括相关技术晶体管的器件中的 衬底电流的特性不同。
图2示出了在漏极电压Vd可以保持在13.5V、 11V、 8.5V和6V 时，高压MOS晶体管中依赖于栅电压的衬底电流特性。参照图2， 在高压器件中，如果漏极电压Vd起初为8.5V，倘若栅电压增加， 则衬底电流也可以增加(第一区，200)。在一定的峰值点之后，衬 底电流可以开始下降(第二区，210)。在第一区和第二区中，高压 器件可以具有与包括相关技术MOS晶体管的器件基本相同的特 性。如果4册电压进一步增加，衬底电流可以再次增加(第三区，220 )。 在诸如相关技术MOS晶体管的器件中可能观察不到这样的第三 区。因此，通过依据相关技术(已知4支术，related art)来建模
(modeling )，不能4青确地预测高压器件中4于底电流的特性
(behavior )。
发明内容
本发明实施例涉及一种建才莫方法，该方法可以4青确i也予贞测高压 器件中的衬底电流，其中，该高压器件包括高压MOS晶体管，而 且由于热电子岁丈应，4于底电;充;危过4于底。
本发明实施例涉及 一 种方法，该方法可以通过将第三区中的衬 底电流分量("附加衬底电流")叠加到通过基于BSIM3的建模获得的衬底电流上来精确地预测高压器件中的衬底电流，其中上述第
三区中的4于底电流分量可以用三元算子(ternary operator)来才莫拟 (model )。
根据本发明实施例， 一种预测诸如高压晶体管的高压器件中的 衬底电流的方法可以包括下列步骤中的至少之一确定漏极电压是
否等于或高于指定的第一临界值；如果确定出漏极电压低于第一临
界值，则将附加衬底电流设置为0;如果确定出漏极电压等于或高 于第一临界值，则确定栅电压是否等于或高于指定的第二临界值； 如果确定出栅电压低于第二临界值，则将附加衬底电流设置为0; 如果确定栅电压等于或大于第二临界值，则将附加衬底电流设置为 一个值，其中该值通过将第一临界值与栅电压之差的二次幂、漏极 电压以及比例常数进行相乘来获得；以及然后将附加衬底电流叠加 到通过基于BSIM3的建模获得的衬底电流上。
才艮据本发明实施例， 一种方法可以包括下列步骤中的至少之 一确定器件的漏极电压是否等于或高于指定的第一临界值；如果 漏极电压低于第一临界值，则将附加衬底电流设置为0;如果漏极 电压等于或高于第一临界值，则确定栅电压是否等于或高于指定的 第二临界值；如果栅电压低于第二临界值，则将附加衬底电流设置 为0;如果栅电压等于或高于第二临界值，则将附加衬底电流设置 为一个值，其中该值通过将第一临界值与栅电压之差的二次幂、漏 极电压以及比例常数进行相乘来获得；以及然后将附加衬底电流叠 加到通过MOSFET器件建模获得的衬底电流上。
根据本发明实施例， 一种方法可以包括下列步骤中的至少之 一设置器件的第一临界值；将第一临界值与栅电压之差的二次幂、 漏极电压以及比例常数进行相乘来获得附力p衬底电流；以及然后将 附加4于底电流叠加到通过MOSFET器件建才莫获得的衬底电流上。
8才艮据本发明实施例，可以预测高压MOS晶体管中的衬底电流 的特性，其中，该特性不能通过相关技术的基于BSIM3的建模来 预测。因此，对于新的器件^没计，可以才是供相对更^T确的信息。此 外，不必要制造用于检测衬底电流的器件。结果，可以降低产品开 发所需的成本和时间。
图1示出了 MOS晶体管中在给定的漏极电压下，衬底电流随 斥册电压的变化。
图2示出了高压MOS晶体管中在给定的漏极电压下，衬底电 流随4册电压的变化。
实例图3示出了由根据本发明实施例的衬底电流预测模型获得 的衬底电流与测量值的对比结果。
具体实施例方式
根据本发明实施例，可以提供一种预测高压器件中衬底电流的 方法，该方法可以精确地预测第一区、第二区和第三区中的衬底电 力中b分量(substrate current components )。这可以、通过依才居具有三元算 子(ternary operator)的表达式在第三区中对衬底电流分量进行建 才莫来实现，其中，在第三区中当通过预测衬底电流的建才莫例如基于 BSIM3的建模来计算高压器件中的衬底电流时，可能产生不一致。 然后，可以将模拟得出的衬底电流叠加到基于BSIM3的建模得出 的结果上。
根据本发明实施例，三元算子可以由表达式1来表示。 (表达式1 )(条件；值l:值2)
如果条件为真，则该表达式可以返回值l，如果条件为假，则 该表达式可以返回值2。才艮据本发明实施例，可以通过具有三元算 子的表达式2来表示附加衬底电流。
(表达式2)
(Vd 2 Vcrt ) ; {[ Vg 2 Vguim; a x Vd x (Vg-Vgturn) 2: 0]: 0} Vd:漏才及电压 Vg:栅电压
Vcrt:在衬底电流开始(appears)随4册电压变化的情况下的漏 才及电压
Vgtum:当下降的衬底电流开始增加时的栅电压 a:比例常数
才艮据本发明实施例，现在将描述该表达式。首先，可以确定漏 极电压是否等于或高于预定的临界值Vcrt ("第一临界值")。根据本 发明实施例，如图2所示，如果漏极电压低于8.5V (例如，6V的 漏极电压)，即4吏4册电压增加，衬底电流也可能不出现变化。才艮据 本发明实施例，8.5V可以成为第一临界值Vcrt。如果漏极电压Vd 小于作为第一临界值的8.5V,则附加衬底电流可以被置为0。根据 本发明实施例，如果漏极电压Vd等于或大于8.5V，该过程可以继 续进行。
根据本发明实施例，可以确定栅电压是否等于或高于指定的临 界值Vgtum ("第二临界值")。根据本发明实施例，如图2所示，如 果栅电压增加到等于或高于预定电压，则可以出现下降的衬底电流 可以再次增加的区域(也就是，第三区域)。在当衬底电流可以再
10次增加的时间点上，栅电压可以成为第二临界值。根据本发明实施 例，如果栅电压低于第二临界值，则附加衬底电流可以被置为0。
根据本发明实施例，如果栅电压等于或高于第二临界值，则可
以由表达式2来设置附加衬底电流。表达式2可以用于模拟高压 MOS晶体管中衬底电流的特性。4艮据本发明实施例，衬底电流可 以与第一临界值和栅电压之差的二次幂和漏极电压Vd的乘积成比
例。才艮据本发明实施例，在表达式2中，比例常凄ta可以通过器件 的#刀步实马全(preliminary experiment ) 或净刀步过禾呈 (preliminary process)来获得，其中，该初步实-睑或初步过程可以预先实施。根 据本发明实施例，可以在数据库(database)中列出或提供比例常数。
才艮据本发明实施例，如果获得附加衬底电流，则过程可以继续 进行。根据本发明实施例，可以将附加衬底电流叠加到基于根据相 关技术的BSIM3计算出的衬底电流上。基于根据相关技术的BSIM3 计算出的一于底电流可以与图2的第一和第二区中的4于底电流相一 致，但可能与第三区中的衬底电流不一致。根据本发明实施例获得 的冲十底电；充分量(substrate current component)可以与第三区中的^H" 底电流分量一致。才艮据本发明实施例，通过将附加衬底电流叠加到 通过根据相关技术的建模获得的衬底电流上，可以预测所有区中的 衬底电流的特性。
实例图3示出了由根据本发明实施例的仿真(simulation)得出 的衬底电流与实际衬底电流的对比结果。关于在仿真中 <吏用的参 数，漏极电压可以是13.5V，第一临界值可以是10V，而第二临界 值可以是9V。根据本发明实施例，比例常数'a，可以是7e入参 照实例图3，在第三区中，通过相关技术的基于BSIM3的建模，不 能精确地预测衬底电流。根据本发明实施例，可以如上所述更精确 地预测衬底电流。尽管本文中描述了多个实施例，《旦是应该理解，本领域技术人 员可以想到多种其他修改和实施例，它们都将落入本公开的原则的 精神和范围内。更特别地，在本7>开、附图、以及所附权利要求的
选的使用对本领域技术人员来说也是显而易见的选择。
权利要求
1. 一种方法，包括确定器件的漏极电压是否等于或高于指定的第一临界值；如果所述漏极电压低于所述第一临界值，则将附加衬底电流设置为0；如果所述漏极电压等于或高于所述第一临界值，则确定栅电压是否等于或高于指定的第二临界值；如果所述栅电压低于所述第二临界值，则将所述附加衬底电流设置为0；如果所述栅电压等于或高于所述第二临界值，则将所述附加衬底电流设置为一个值，其中所述值通过将所述第一临界值和所述栅电压之差的二次幂、所述漏极电压以及比例常数进行相乘来获得；以及然后将所述附加衬底电流叠加到通过MOSFET器件建模获得的衬底电流上。
2. 根据权利要求1所述的方法，其中，所述MOSFET器件建模 包括基于Berkeley短沟道绝缘栅场效应晶体管模型(BSIM3 ) 的建模。
3. 根据权利要求1所述的方法，其中，将所述第一临界值设置为 当所述衬底电流开始随所述栅电压变化时的所述漏极电压。
4. 根据权利要求3所述的方法，其中，所述第一临界值是大约 8.5V。
5. 根据权利要求1所述的方法，其中，将所述第二临界值设置为 当下降的4于底电流开始增加时的所述4册电压。
6. 根据权利要求1所述的方法，其中，所述第二临界值小于所述 第一临界值。
7. 才艮据权利要求1所述的方法，其中，所述附加衬底电流由表 达式((a)x(V》x (Vg-Vgtum")来确定，其中，Vd是所述漏极电压， Vg是所述栅电压，Vgtum是当下降的衬底电流开始增加时的所 述才册电压，而"a"是所述比例常凄史。
8. 根据权利要求1所述的方法，其中，所述比例常数通过初步过 程来获得，并在数据库中列出所述比例常^t。
9. 根据权利要求1所述的方法，其中，所述比例常数是大约7e—7。
10. —种方法，包才舌设置器件的第一临界值；将所述第一临界值和栅电压之差的二次幂、漏极电压以及 比例常数进行相乘来获得附加衬底电流；以及然后将所述附加衬底电流叠加到通过MOSFET器件建—莫获得 的^十底电;充上。
11. 才艮据纟又利要求10所述的方法，进一步包括确定所述器件的所 述漏极电压是否等于或高于所述第一临界值，如果所述漏极电 压低于所述第一临界值，则将所述附加衬底电流设置为0。
12. 冲艮据权利要求10所述的方法，进一步包括确定所述器件的所述漏极电压是否等于或高于所述第一 临界值；如果所述漏极电压等于或高于所述第一临界值，则确定所述栅电压是否等于或高于第二临界值；以及然后如果所述4册电压^f氐于所述第二临界值，则将所述附加衬底 电流i殳置为0。
13. 根据权利要求12所述的方法，其中，将所述第二临界值设置 为当下降的衬底电流开始增加时的所述栅电压。
14. 根据权利要求12所述的方法，其中，所述第二临界值为大约 9V。
15. 根据权利要求12所述的方法，其中，所述第二临界值低于所 述第一临界值。
16. 根据权利要求10所述的方法，其中，所述MOSFET器件建模 包括基于Berkeley短沟道绝缘栅场效应晶体管模型(BSIM3 ) 的建模。
17. 根据权利要求10所述的方法，其中，将所述第一临界值设置 为当所述衬底电流开始随所述栅电压变化时的所述漏极电压。
18. 根据权利要求10所述的方法，其中，所述附加衬底电流由表 达式((a)x (Vd) x (Vg-Vg咖)2)来确定，其中，Vd是所述漏极电 压，Vg是所述栅电压，Vg咖是当下降的衬底电流开始增加时 的所述栅电压，而"a"是所述比例常数。
19. 才艮据4又利要求10所述的方法，其中，所述比例常数通过初步 过程来获得，并"R供在数据库中。
20. 根据权利要求IO所述的方法，其中，所述比例常数为大约7e々。
全文摘要
一种预测高压器件中衬底电流的方法，该方法可以精确地预测第一区、第二区和第三区中各自的衬底电流分量。这可以通过在第三区中对衬底电流分量进行建模来实现，在第三区中，当例如使用基于BSIM3的建模来计算高压器件中的衬底电流时，可能出现不一致。根据本发明实施例，可以通过具有三元算子的表达式来对第三区的衬底电流进行建模，并且可以将模拟出的衬底电流叠加到通过基于BSIM3的建模获得的衬底电流上。
文档编号G06F17/50GK101470769SQ20081017278
公开日2009年7月1日 申请日期2008年12月12日 优先权日2007年12月26日
发明者郭尚勋 申请人:东部高科股份有限公司