半导体器件的制造方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种半导体器件的制造方法。
【背景技术】
[0002] 电可擦可编程只读存储器（Electrically-Eras油Ie Programm油Ie Read-Only Memory, EEPR0M)，是一种可W通过电子方式多次复写的半导体存储设备。相比可擦写可编 程只读存储器巧ras油Ie Programm油Ie Read-Only Memoir,EPROM) ,EEPROM不需要用紫外 线照射，也不需取下，就可W用特定的电压，来抹除芯片上的信息，W便写入新的数据。
[0003] 在EEPROM制造时通常要形成逻辑区和控制区，其顺序为在基底上先形成包括选 择栅和控制栅的控制区，再在基底的其余区域形成逻辑区。在选择栅和控制栅之间存在狭 窄的孔隙，尤其在高精度的EEPROM中，此孔隙的尺寸尤为狭窄。在形成逻辑区的过程中需 要进行多晶娃刻蚀，刻蚀时所述控制区是需要利用保护层进行遮盖保护的，当此孔隙存在 后，在之前进行保护层的沉积时无法保证所述保护层完全覆盖所述孔隙。如此一来，在进行 多晶娃刻蚀的过程中，所述孔隙下方的基底会因为刻蚀而受到损害，进而导致器件的性能 受到影响。
[0004] 因此，提出一种半导体器件的制造方法来制造电可擦可编程只读存储器，能够在 刻蚀时保护狭窄孔隙下方的材料，成为现有技术中亟待解决的问题。
【发明内容】
[0005] 本发明要解决的技术问题是提供一种能够在刻蚀时保护狭窄孔隙下方材料的半 导体器件的制造方法，包括W下步骤：
[0006] 提供一基底，所述基底包括第一部分和第二部分，所述第一部分上形成有选择栅 和控制栅，所述第二部分上形成有多晶娃层；
[0007] 形成保护层覆盖所述选择栅、控制栅W及所述多晶娃层；
[0008] 对所述多晶娃层上的保护层进行光刻和刻蚀工艺，露出部分所述多晶娃层；
[0009] 沉积具有流动性的填充物，覆盖所述保护层、多晶娃层W及所述选择栅和控制栅 之间的孔隙；
[0010] 去除所述保护层和多晶娃层上的所述填充物，仅保留所述孔隙中的填充物；
[0011] 刻蚀所述多晶娃层W在所述第二部分上形成逻辑栅；W及
[0012] 去除所述孔隙中的填充物W及所述保护层。
[0013] 可选的，所述填充物是底部抗反射涂层。
[0014] 可选的，所述保护层是绝缘抗反射涂层。
[0015] 可选的，所述保护层的厚度为32.0A~500A。
[0016] 可选的，采用干法刻蚀的方式去除所述保护层和多晶娃层上的填充物。
[0017] 可选的，去除所述孔隙中的填充物的步骤包括：
[0018] 对所述孔隙中的填充物进行灰化W及湿法清洗所述基底。
[0019] 可选的，采用H2SO4和&〇2的混合溶液湿法清洗所述基底，时间为3~10分钟。
[0020] 可选的，先去除所述孔隙中的填充物，再去除所述保护层。
[0021] 可选的，采用H3PO4溶液去除所述保护层。
[0022] 可选的，采用H3PO4溶液去除所述保护层的时间为10~15分钟。
[0023] 相比于现有技术，本发明提供的半导体器件的制造方法首先形成保护层覆盖基底 上的选择栅、控制栅W及多晶娃层；再对所述多晶娃层上的保护层进行光刻和刻蚀工艺，露 出部分所述多晶娃层；此时在基底表面沉积具有流动性的填充物，使其覆盖所述保护层、多 晶娃层W及所述选择栅和控制栅之间的孔隙，再去除所述保护层和多晶娃层上的所述填充 物，仅保留所述孔隙中的填充物；完成上述步骤之后再刻蚀所述多晶娃层W形成逻辑栅。此 种半导体器件的制造方法在刻蚀时，孔隙中具有填充物保护，能很好地解决孔隙下方材料 因刻蚀受到损坏的问题。
【附图说明】
[0024] 图1为本发明一实施例所述半导体器件的制造方法的流程图；
[00巧]图2至图8为本发明一实施例所述半导体器件的制造方法各个步骤的示意图。
【具体实施方式】
[0026] W下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用W方便、明晰地辅助说明本发明实施例的目的。
[0027] 如图1所示，所述半导体器件的制造方法包括如下步骤：
[0028] Sl;提供一基底100,所述基底100包括第一部分101和第二部分102,所述第一部 分101上形成有选择栅200a和控制栅20化，所述第二部分102上形成有多晶娃层200 ;
[0029] 如图2所示，在基底100的第一部分101的表面形成有选择栅200a和控制栅20化， 在第二部分102的表面形成有多晶娃层200。在所述选择栅200a和控制栅20化之间具有 狭小的孔隙10,尤其在高精度的邸?3〇1中，此孔隙的尺寸尤为狭窄。可采用公知的沉积、曝 光、显影、刻蚀等步骤形成所述选择栅200a、控制栅20化和多晶娃层200,此处不再赏述。
[0030] S2;在所述基底100上形成保护层300,所述保护层300覆盖所述选择栅200曰、控 制栅20化W及所述多晶娃层200,但暴露出所述选择栅200a与控制栅20化之间的基底表 面；
[0031] 如图3所示，由于选择栅200a和控制栅20化具有一定的高度且二者间距很小，也 就是说选择栅200a和控制栅20化之间的孔隙10非常狭小，保护层300填充过程中难W 覆盖到此狭窄区域，实际工艺中，在选择栅200a和控制栅20化之间的孔隙10并未被保护 层300所填充，使得基底100的部分露出。在本实施例中，保护层300为绝缘抗反射涂层 值ARC)，作为保护层300的底部抗反射涂层其作用除了保护层外，还具有通常意义下对光 刻的抗反射作用。保护层300的厚度优选为320A~500A。
[0032] S3;对所述多晶娃层200上的保护层300进行光刻和刻蚀工艺，露出部分所述多晶 娃层200 ;
[0033] 如图4所