本申请要求于2016年11月11日提交的、名称为“垂直堆叠的多芯片模块”的美国临时申请No.62/420,813和于2017年10月25日提交的、名称为“垂直堆叠的多芯片模块”的美国申请No.15/793,018的优先权和权益，其全部内容通过引用并入本申请。
技术领域
本说明书涉及电路组件装置。更具体地，本说明书涉及可用于实现多芯片功率半导体模块的垂直堆叠的电路组件装置。
背景技术：
在现有技术的功率半导体多芯片模块MCM中，功率半导体芯片彼此水平布置或相对于彼此横向移位。然而，水平布置的MCM组件占用的表面积较大，并且具有杂散电感较大、热性能较低等缺陷。
因此，期望提供一种具有改进的性能的可用于实现多芯片功率半导体模块的电路组件装置。
技术实现要素：
在总的方面，电路组件装置可以包括第一半导体管芯，第二半导体管芯，以及衬底。该衬底可以包括绝缘层；被设置在该绝缘层的第一侧面上的第一金属层，该第一半导体管芯的第一侧面被设置在该第一金属层上并与该第一金属层电耦合；被设置在该绝缘层的第二侧面上的第二金属层，该绝缘层的第二侧面与该绝缘层的第一侧面相对，该第二半导体管芯的第一侧面被设置在该第二金属层上并与该第二金属层电耦合；以及被设置为穿过该绝缘层的导电通孔，该导电通孔将该第一金属层与该第二金属层电耦合，该第一金属层、导电通孔和第二金属层将该第一半导体管芯与该第二半导体管芯电耦合。
根据另一方面，一种电路组件装置，包括：第一半导体管芯；第二半导体管芯；以及衬底；所述衬底包括：绝缘层；第一金属层，所述第一金属层被设置在所述绝缘层的第一侧面上，所述第一半导体管芯的第一侧面被设置在所述第一金属层上且与所述第一金属层电耦合；第二金属层，所述第二金属层被设置在所述绝缘层的第二侧面上，所述绝缘层的第二侧面与所述绝缘层的第一侧面相对，所述第二半导体管芯的第一侧面被设置在所述第二金属层上且与所述第二金属层电耦合，所述绝缘层将所述第一金属层和所述第二金属层电隔离；第三金属层，所述第三金属层被设置在所述绝缘层的第二侧面上，所述第三金属层电隔离于所述第二金属层；以及导电通孔，所述导电通孔被设置为穿过所述绝缘层，所述导电通孔将所述第一金属层与所述第三金属层电耦合，所述第一金属层和所述导电通孔将所述第一半导体管芯与所述第三金属层电耦合。
根据另一方面，一种电路组件装置，包括：第一半导体管芯；第二半导体管芯；第一衬底；第二衬底；以及第三衬底；所述第一半导体管芯具有与所述第一衬底的第一侧面以及所述第二衬底的第一侧面相耦合的第一侧面；所述第二半导体管芯具有与所述第二衬底的第二侧面以及所述第三衬底的第一侧面相耦合的第一侧面；所述第一衬底、所述第一半导体管芯、所述第二衬底、所述第二半导体管芯和所述第三衬底被布置成垂直堆叠，以使所述电路组件装置中的电流从所述第一衬底穿过所述第一半导体管芯、所述第二衬底和所述第二半导体管芯流到所述第三衬底。
附图说明
图1A为根据实施方式的功率半导体模块电路的示意图；
图1B为示出了根据实施方式的可用于实现图1A电路的电路组件的图；
图1C为根据实施方式的可用于实现图1A电路且包含于图1B电路组件中的电路组件的扁平化侧视图；
图2为根据实施方式的进一步包括散热器的图1C电路组件的扁平化侧视图；
图3A为图1C电路组件的扁平化侧视图，其示出了根据实施方式的该电路组件中的电流路径；
图3B为可用于实现图1A电路的另一电路组件的扁平侧视图，其示出了根据实施方式的该电路组件中的电流路径；
图4为示出了根据实施方式的图1C电路组件的分离的衬底组件的扁平化侧视图；
图5A为示出了根据实施方式的图4电路组件的第一衬底组件的平面视图和对应的扁平化侧视图；
图5B为示出了根据实施方式的图4电路组件的第二衬底组件的平面视图和对应的扁平化侧视图；
图5C为示出了根据实施方式的图4电路组件的第三衬底组件的平面视图和对应的扁平化侧视图；
图5D为示出了根据实施方式的包括图1C电路组件的多芯片模块的平面视图和对应的扁平化侧视图；
图5E为示出了根据实施方式的图5D多芯片模块的封装轮廓视图；
图6A为示出了根据实施方式的图3B电路组件的第一衬底组件的平面视图和对应的扁平化侧视图；
图6B为示出了根据实施方式的图3B电路组件的第二衬底组件的平面视图和对应的扁平化侧视图；
图6C为示出了根据实施方式的图3B电路组件的第三衬底组件的平面视图和对应的扁平化侧视图；
图6D为示出了根据实施方式的包括图3B电路组件的多芯片模块的平面视图和对应的扁平化侧视图；
图6E为示出了根据实施方式的图6D多芯片模块的封装轮廓视图；
图7为示出了根据实施方式的用于制造垂直堆叠的多芯片模块(电路组件，例如图1C和/或图2的电路组件)的方法的流程图；
图8为示出了根据实施方式的用于制造垂直堆叠的多芯片模块(例如图3B 的电路组件)的方法的流程图。
具体实施方式
本公开涉及可用于实现功率半导体器件多芯片模块(MCMs)的电路组件 (例如，图1A-6E所示)的实施方式。针对可具有相似元件的各种附图描述了一些示例实施例。在下面的描述和相关的附图中，一个实施方式中的元件可在附图中被描述和/或标记，然而另一个实施方式(或视图)中的相似元件则不可以在附图中被描述和/或标记。另外，一个实施方式的方面可以适当的被包含在其他实施方式中，尽管这些元件可能没有在附图中被明确示出或可能没有在本申请中被明确描述。
本申请中所描述的实施方式可用于实现用于功率半导体模块(例如，功率半导体MCMs)的高密度、垂直堆叠结构(电路组件)，其中功率半导体芯片(例如，器件、集成电路等)被垂直布置(堆叠等)。如本公开中所使用的，垂直堆叠可以指在沿着轴线的方向上布置(堆叠等)的元件，例如图1C、2、3A、3B、 5D和6D所示的沿着轴线V布置的元件。
在本公开的上下文中，高密度可以指例如，与其中在MCM中功率半导体芯片彼此水平布置或相对于彼此横向移位(例如，沿着与所示轴线V相互垂直的轴线H)的功率半导体多芯片模块的实施方式相比，由相应电路板上的这种垂直堆叠的功率半导体MCMs(例如，图1C、2、3A、3B、5D和6D所示的 MCM结构)所利用的表面积的量。换句话说，本申请中所描述的垂直堆叠电路组件可以比实现等效电路的水平布置的MCM组件使用更少的表面积。出于说明的目的，所讨论的本申请中所描述的实施方式包括诸如绝缘栅双极晶体管 (IGBT)器件的功率半导体器件。在其他情况下，这里所描述的实施方式可以包括其他类型的半导体器件。
这种垂直堆叠的电路组件可以包括两个外部衬底(例如，下部衬底(或第一衬底)和上部衬底(或第二衬底))以及中间衬底(或第三衬底)。第一功率半导体器件(或其他功率半导体器件)可以被设置在该下部(第一)衬底和该中间衬底(第三衬底)之间，并且第二功率半导体器件可以被设置在该中间衬底(第三衬底)和该上部(第二)衬底之间。在这种实施方式中，中间衬底可以电连接该第一功率半导体器件和该第二功率半导体器件。也就是说，中间衬底可以在该第一半导体器件和该第二半导体器件之间提供导通路径、信号路径、电流路径等。
在一个示例性实施方式中，如果第一和第二功率半导体器件分别是第一和第二IGBT器件，则中间衬底可以直接或通过第二(上部)衬底或第一(下部) 衬底将第一IGBT器件的集电极端子与第二IGBT器件的发射极端子进行电连接。在一些实施方式中，可以在第一(外部)衬底，第二(外部)衬底和/或中间衬底上实现功率半导体器件其它端子的电连接。在其他实施方式中，也可以进行其它布置，且使用其他功率半导体器件或其他类型的半导体器件。
垂直堆叠的MCM电路组件，例如本申请中所述的实施方式，还允许在主电流路径(例如，电源和通过垂直堆叠的MCM的功率半导体器件的电接地之间的电流路径，例如，在图3A和3B的示例实施方式中分别示出的电流路径 310和350)中(的)叠置和/或垂直对齐。与实现具有非叠置的和/或更长电流路径的实质上等效(示意性等效)的电路的水平布置MCM中的杂散电感相比，这种叠置(电流路径310)或垂直对齐(电流路径350)可以减少垂直布置的 MCM中的杂散电感(例如，由流经MCM的功率半导体器件的电流产生的磁场所产生的电感)。例如，与由平面MCM中水平布置的功率半导体器件产生的各个磁场间的重叠相比，这种叠置可以增加由例如本申请中所述的那些垂直布置的MCM中的每个垂直堆叠的功率半导体器件产生的各个磁场间的重叠。与水平布置的MCM中的磁场消除相比，这种已增加的磁场重叠也可以增加垂直布置的MCM中各个磁场之间的磁场消除。因此，与具有水平布置的功率半导体器件的示意性等效MCM相比，可以减小主电流路径中的杂散电感且可以提高垂直堆叠的MCM的性能。
本申请中所述的和对应附图中所示的垂直堆叠的MCM电路组件允许双侧冷却，所以与其他布置相比，可以具有改进的热性能。例如，第一散热器可被固定到(例如，被耦合到，被热耦合到)被设置在(包含于)第一(下部)衬底上的金属层，第二散热器可被固定到被设置在(包含于)第二(上部)衬底上的金属层。该上衬底和下衬底可以各自包括一绝缘层，以提供散热器与相应功率半导体器件之间的电隔离。
在示例性实施方式中，该中间衬底还可以包括一绝缘层，该绝缘层在到第一功率半导体器件(例如，在该中间衬底的第一侧面上)的电连接和到第二功率半导体器件(例如，在该中间衬底的第二侧面上)的电连接之间提供电隔离。该中间衬底还可以包括穿孔(通孔)，该穿孔(通孔)在该中间衬底的第一侧面上的金属导电图案和该中间衬底的第二侧面上的金属导电图案之间提供电连接，以提供第一功率半导体器件和第二功率半导体器件之间的电连接(例如，第一 IGBT器件的发射极端子与第二IGBT器件的集电极端子之间的电连接)。衬底的绝缘层可以包括其上可设置用于导电和/或导热的金属层的陶瓷/环氧树脂材料。
在一些实施方式中，该中间衬底(以及下部衬底和上部衬底)的金属图案可以具有不同的厚度。例如，相对较厚的金属层可用于功率半导体器件的主电流路径且可用于附接散热器，而相对较薄(例如，图案化的)的金属层可用于功率半导体多芯片模块的其它信号，例如栅极端子信号、热传感信号等等。
图1A为根据实施方式的功率半导体模块电路的示意图。通过示例方式示出的图1A的电路为可以在，例如本申请中所述的实施方式，垂直堆叠的功率半导体多芯片模块中实现的电路。在一些实施方式中，其他电路实现是可能的。如图1A所示，该电路包括两个功率半导体器件，第一IGBT100第二IGBT110。如图1A所示，该电路还包括第一二极管102和第二二极管112，以及多个信号端子，例如端子P1(电源端子)、端子N1(接地端子)和输出端子1。端子P1、输出端子1和端子N1可以被称为定义(或被包括在)图1A的电路的主电流路径。在这种实施方式中，主电流路径可以被定义为从端子P1(例如，来自电源的电流可以从这里可以流入电路)，通过IGBT 100、输出端子1和IGBT 110，到达端子N1(例如，电流可以从这里流出电路(例如，从输出端子1通过IGBT 110到达端子N1)。如图1A所示，该电路还可以包括多个附加信号端子，例如用于IGBT器件100和110的各个栅极端子G1和G2、以及用于IGBT器件100 和110的发射极的各个感测端子E1和E2、以及用于IGBT器件100和110的集电极的C1和C2。在其他一些实施方式中，图1A的电路可以包含其它元件，例如热传感器(以及用于那些元件的相关信号端子)。
图1B为示出了根据实施方式的可用于实现图1A电路的电路组件的图。例如，图1B所示的电路组件可以包括实现图1A的电路的例如本申请中所述的那些垂直堆叠的功率半导体MCM。出于清楚性和说明的目的，将参考本申请中所述的每个电路组件实施方式来描述图1A的电路。应当理解的是，在其他实施方式中，可以使用本申请中所述的电路组件来实现其他电路。
如图1B所示，垂直堆叠的MCM的外部(第一)衬底的金属层115可以通过用于至少部分地封装这种MCM的模制复合物116被暴露。另一个外部(第二)衬底的第二金属层(未示出)同样可以通过图1B的电路组件的模制复合物116例如在与金属层115相对的侧面上被暴露。如本申请所述，相应的散热器可被附接到这些暴露的金属层，以为图1B的电路组件提供双面冷却。这种散热器可以是无源散热器，例如具有高导热性的翅片金属结构，以便改善由相关功率半导体电路产生的热耗散。或者，散热器可以使用有源散热器来实现，其中冷却液(例如水，等等)可以流过有源散热器的一个或多个室，例如与无源散热器相比，这可以进一步提高其传热性能。
从图1B还可以看出，该电路组件包括与图1所示的信号端子(例如端子 P1、端子N1和输出端子1)相对应(电连接)的多个信号引线。图1B中的电路组件还包括可以与图1电路的其它信号端子(如上所述的感测端子E1、E2、 C1和C2)相对应(电连接)的附加信号引线117。
图1C为根据实施方式的可用于实现图1A电路且包含于图1B电路组件中的电路组件的扁平化侧视图。在图1C的扁平化侧视图，以及附图中所示且在本申请中描述的其它扁平化侧视图中，电路组件的整个深度(进入页面)中的电路组件特征被示出以说明它们彼此之间的关系(它们沿轴线V的垂直关系，以及它们沿轴线H的水平或横向关系)。因此，应当理解的是，在这种扁平化侧视图中示出的一些特征将在非扁平化侧视图中或在穿过单个线性切割线的横截面侧视图中被掩蔽。此外，并非电路组件的所有特征都在扁平化侧视图中被示出。
如图1C所示，垂直堆叠的MCM(以下称为“MCM”)包括第一IGBT器件100和第二IGBT器件110，其中IGBT器件100和110在相应的半导体管芯 (芯片)上被实现。如图1C所示，MCM还包括第一外部(下部)衬底120、第二外部(上部)衬底130和被设置在第一IGBT器件100和第二IGBT器件 110之间的中间衬底(第三衬底)140。如图1C所示，外部衬底120和130可各自包括一外露的金属层(例如金属层115)，散热器可被固定至该外露金属层。例如图1C所示，衬底120和130还可以包括绝缘(绝缘等)层135(例如，陶瓷/环氧树脂层)，以将外露的金属层(和散热器)与用于承载电路100的电信号的面向内部的金属层137进行电隔离。图1C还示出了用于图1A电路的端子 P1、端子N1和输出端子1的电路节点的位置。在一些实施方式中，图1C的 MCM结构(连同信号引线)可被模制以产生图1B所示的电路组件，例如，通过使用传递模制工艺或其它合适的模制工艺，将垂直堆叠的MCM组件的至少一部分封装在模制复合物(诸如环氧模制复合物或其它合适的模制复合物)中。
图2为根据实施方式的进一步包括散热器的图1C电路组件(MCM结构) 的扁平化侧视图。在其他实施方式中，可使用其他MCM结构。在下文中，出于讨论和说明的目的，将按照图2中垂直物理布置的顺序，从电路组件的底部开始沿着轴线V前进到电路组件的顶部，来描述图2中电路组件的元件。图2 所示的元件的顺序是已组装的MCM电路组件中元件的顺序。图2电路组件中的元件，或其他这样的组件中的元件，彼此附接的次序将取决于具体的实施方式。在图2中，来自图1C的端子N1、P1以及输出端子1未被示出。
如图2所示，电路组件底部的第一元件是第一散热器210。尽管图2中示出了有源散热器(例如，水冷散热器)，但是在其他实施方式中，可以使用其它散热器，例如无源散热器。在图2的电路组件中，第一散热器210之上是第一 (下部)衬底120。可使用导热界面或热界面材料，将第一散热器210固定到第一衬底120的外部金属层122上。例如，在一些实施方式中，这种导热界面可以包括金属箔和/或诸如银环氧粘合剂的导热粘合剂。衬底120的外部金属层 (第一散热器210被固定到其上)可以被设置在绝缘层125上，该绝缘层125 将外部金属层122(以及第一散热器210)与用于传导通过图2电路组件实施的功率半导体电路的信号的导电金属层127进行电隔离。
如图2所示，可以使用诸如导电粘合剂材料、焊料等的导电材料240将第一IGBT器件100固定到第一衬底120的一个或多个导电金属层127。在该实施方式中，第一IGBT 100的集电极端子(背面集电极端子)可以与第一(下部，底部等)衬底120固定。如图2进一步所示，可以使用诸如导电粘合剂、焊料等的导电材料240将第一IGBT 100固定到中间衬底140的一个或多个导电金属层142。例如，在该示例性实施方式中，可通过导电材料240，将中间衬底140 与至少第一IGBT 100的发射极端子固定(电连接)。在这种布置中，通过IGBT 100和110的发射极端子均与中间衬底140耦合，IGBT 110的半导体管芯可被称为相对于IGBT100的半导体管芯被翻转(倒置等)。例如，可以使用诸如图 1B所示的信号引线117，结合印刷信号线、图案化金属层和/或接合线，来提供用于MCM结构中IGBT 100的其它信号。
如图2所示，中间衬底140可包括绝缘层145，如图2所示，该绝缘层145 将中间衬底140下(向下)侧面上的一个或多个导电金属图案142与中间衬底140上(向上)侧面上的一个或多个导电金属图案147进行电隔离。如图2进一步所示，第二IGBT 110可被固定到第二衬底130向下的表面上的一个或多个导电金属层137和中间衬底140上表面上的一个或多个导电金属层147。例如，如图2所示，可以使用导电材料240(粘合剂、焊料等)来将第二IGBT 110的集电极端子固定至第二衬底130。同样地，如图2所示，可以使用导电材料240 (粘合剂、焊料等)来将第二IGBT器件110的发射极端子耦合(固定、连接、电耦合等)至中间衬底140。中间衬底140可通过诸如图2所示的导电连接器 230和235(例如，铜柱)进一步被固定到上衬底130。例如，可使用导电粘合剂材料240将导电连接器230和235固定就位。在图2所示的实施方式中，图 2右侧部分所示的导电连接器235可用于建立第一IGBT 100的发射极端子与第二IGBT器件110的集电极端子之间的电连接(例如，从第一IGBT 100穿过中间衬底140、导电连接器235和上衬底到达第二IGBT 110)。
上衬底130的下(向下)表面上的图案化的导电金属层137可被设置在绝缘层135上，该绝缘层135将那些图案化的导电金属层137与上衬底130的上表面上的外部金属层115进行电隔离。如图2所示，第二散热器220(例如，无源或有源)可被(例如，使用导热粘合剂材料)固定到上衬底130的外部金属层115。在一些实施方式中，可以使用铜来实现图2的MCM结构(以及本申请所述的其它MCM结构)的各种金属层。在其他实施方式中，可使用其它导电材料，例如导电金属合金。
图3A为图1C的MCM电路组件的扁平化侧视图，其示出了根据实施方式的图1A电路中的主电流路径310。在图3A中，在MCM结构上显示出了与主电流路径相关联的信号端子(例如，端子P1、输出端子1和端子N1)。(沿着电流路径310的)电流按照正向电流流动示出，并且假设两个IGBT器件100 和110都“接通”(导通)。应当理解的是，电子流将以与图3A中的电流路径 310(以及图3B中的电流路径350)所指示的电流流动方向相反的方向流动。
如图3A所示，(例如，来自电源的)电流可以例如通过连接到下衬底320 的信号引线流入图1A的电路的端子P1。(沿着电流路径310的)电流然后可以流过下衬底120的上表面上的(例如图案化的)导电金属层127，并流入第一IGBT器件100的集电极(背面)端子。如图3A所示，电流然后可以流过第一IGBT器件100，通过第一IGBT器件100的发射极(顶侧)端子流出，并流入中间衬底140底表面上的金属层142。电流然后可以流过中间衬底140 中的导电通孔237(穿孔)，穿过中间衬底140上表面上的图案化金属层147，且穿过MCM组件右侧部分的导电连接器235，流入上衬底130底侧右边部分的金属层137。在该实施方式中，例如如图3A所示，与IGBT 100的发射极端子耦合的中间衬底140的底表面上的金属层142、中间衬底140中的导电通孔237(穿孔)、MCM组件右侧的导电连接器235、以及上部衬底130底侧右边部分的金属层137，可与用于图1A电路的输出端子1的电节点相关联。
沿着电流路径310的电流然后可以(从输出节点1)流入第二IGBT 110 的集电极(背面)端子，流过IGBT 110并且从第二IGBT 110的发射极端子流出，并流入中间衬底140上表面上的导电金属层147a，其中，该金属层147a 与导电连接器235所关联(连接)的金属层147相隔离。该电流然后可例如通过端子N1流出MCM。如图3A所示，用于端子N1的信号引线可以与设置在上衬底的底表面上的金属层137a相耦合(固定、电耦合等)。以与上述关于MCM右边部分中的导电连接器235类似的方式，图3A中MCM结构的左边部分中的导电连接器230可用于将中间衬底140上的金属层147a(例如，与端子N1相关联)与上部衬底上的金属层137a(例如，其也与端子N1相关联)进行电连接。
图3B为实现图1A的电路的另一电路组件的扁平侧视图，该图示出了根据实施方式的该电路组件中的主电流路径350。与图3A所示的电流路径一样，图3B所示的参考图1A的电流路径350示出了正向电流，该正向电流从端子 P1流过衬底320到达IGBT 100的集电极端子，流过IGBT 100并通过IGBT 100 的发射极端子流到输出端子1，从输出端子1流出并流入IGBT 110的集电极 (图3B中IGBT 110的集电极端子与图3A中的IGBT 110的集电极朝向相反，其中图3B中IGBT 110的集电极端子是面向下的)。电流然后流过IGBT 110，并从其发射极端子流出，流过金属层333a(在上衬底330的底表面上)，流到端子N1并流出MCM。与上面讨论的电路组件1C中的IGBT 100和110的半导体管芯的翻转(倒置)布置相比，图3B所示的IGBT 100和110的半导体管芯可以被称为具有相同取向的底侧上的集电极以及顶侧的发射极。
图3B所示的MCM结构的电路组件元件中的电流的细节，可以从附图和前面的描述中显而易见得出，这里不再详细描述。然而，简单地说，在图3B 的MCM结构中，输出端子1可以与图3B所示的中间衬底340的两个金属(上和下)层相关联，该中间衬底340的上下金属层通过导电通道(穿孔)337电连接；其中输出端子1(例如，IGBT 100的发射极端子和IGBT 110的集电极端子之间的节点)上的信号可以通过设置(且电耦合、连接等)于中间衬底 140和上衬底130之间的导电连接器335被传递到上衬底330底表面右边部分上的金属层333。
图4为示出了根据实施方式的图1C的电路组件的分离的衬底组件的扁平化侧视图。根据实施方式，衬底组件包括顶部衬底组件430、中间衬底组件440和底部衬底组件420。如图4所示，顶部衬底组件430可以包括具有由绝缘层135隔开的多个导电/金属层115和137(上部和下部)的衬底130、第一功率半导体器件(例如，在半导体管芯上实现的图1A电路中的IGBT 110) 和将第一功率半导体器件(IGBT 110)附接(固定、粘合等)到顶部衬底组件130上的粘合材料(导电粘合剂材料240)。
也如图4所示，中间衬底组件440可以包括具有由绝缘层145隔开的多个导电/金属层147、147a和142(例如，上层和下层)的衬底140，以及分别被设置在上金属导电层147a和147上的导电连接器230和235；其中，例如，在翻转顶部衬底组件430(如图4所示)并与中间衬底组件440固定(例如在图1C、图2和图3A中所示的布置中)之后，该导电连接器230和235在该金属导电层147a和147上建立与顶部衬底组件430之间的(例如，图1的电路中的)电连接。如图4进一步所示，底部衬底组件420可以包括具有由绝缘层隔开的多个(上和下)导电/金属层127和122的衬底120，第二功率半导体器件(例如，在半导体管芯上实现的图1A电路中的IGBT 100)，以及将功率半导体器件(IGBT 100)附接(耦合、固定、接合、电耦合等)到该底部衬底组件420的粘合剂材料(导电粘合剂材料240)。如图4所示，底部衬底组件420可以与中间衬底组件440固定，例如在图1C、图2和图3A所示的布置中，以建立底部衬底组件430与中间衬底组件440之间的电连接(例如图1电路中的电连接)。
在诸如图4示例的实施方式中，可以使用一个或多个粘合剂和/或导电材料240，例如导电环氧树脂、焊料等，将顶部衬底组件430、中间衬底组件440、底部衬底组件420以及电源端子(例如，端子P1和N1)和信号端子(例如，输出端子1和可通过具有一个或多个部分的引线框实现的信号引线117)组装 (固定至彼此)以产生垂直堆叠的MCM。在组装顶部衬底组件430、中间衬底组件440、底部衬底组件420以及电源端子(例如，端子P1和N1)和信号端子(例如，输出端子1和信号引线117)之后，可执行模制处理，例如使用环氧树脂模制复合物的传递模制处理，以封装所述已组装部件的至少一部分。在实施方式中，模制处理可以产生已组装的垂直堆叠的MCM，例如图1B所示的已组装的MCM。然后，例如在图2所示的布置中，可以将相应的散热器与顶部衬底组件430和底部衬底组件420的外部导热(金属)层115和122 固定。
图5A示出了根据实施方式的图4电路组件中的顶部衬底组件430的平面视图和对应的扁平化侧视图。在图5A以及图5B-5D和6A-6D中，平面视图在它们对应的侧视图之上被示出。
如图5A所示，IGBT器件110可以被设置在顶部衬底组件430上(例如， IGBT器件110的集电极端子可以与顶部衬底组件430上的图案化的金属(例如铜)层137电耦合)。顶部衬底组件430还可以包括用于图1A电路的端子 N1信号引线，以及(例如，经由接合线)连接到图1A电路其它端子的信号引线117，例如连接到顶部衬底组件430(以及图1A的电路)中的IGBT 110 的栅极端子G2和发射极端子E2的信号引线。在其他实施方式中，可以包括其它信号引线117，例如，可以包括与热传感器(例如，未示出)耦合的信号引线。如图5A所示，顶部衬底组件430可以包括(图1A的电路中的)二极管112，该二极管112的一个端子与顶部衬底组件430的IGBT器件110固定到的图案化金属层137相耦合。如图5A所示，输出端子1的信号引线可与其上固定(设置、电连接等)有顶部衬底组件430的IGBT器件110和二极管 112的图案化金属层137相耦合(例如，电耦合和物理耦合)。如图5A进一步所示，端子N1的信号引线可以与图案化金属层137a相耦合(例如，电耦合和物理耦合)，该图案化金属层137a与其上固定(设置、电连接等)有顶部衬底组件430的IGBT器件110和二极管112的图案化金属层137相分离(电隔离)。
图5B示出了根据实施方式的图4电路组件的中间衬底组件440的平面视图和对应的扁平化侧视图。如图5B所示，中间衬底组件440包括图案化金属层147、147a和142，导电连接器230和235，以及通孔237(例如，延伸穿过中间衬底组件440中的衬底140的绝缘层145的导电通孔)。
图5C示出了根据实施方式的图4电路组件的底部衬底组件420的平面视图和对应的扁平化侧视图。如图5C所示，IGBT器件100(例如，该示例中的第二IGBT器件)可以被设置在底部衬底组件420的衬底120上(例如，IGBT 器件100的集电极端子可以与底部衬底组件420的衬底120上的图案化金属 (例如铜)层电耦合)。底部衬底组件420还可以包括用于图1A电路的端子 P1的信号引线，以及(例如，经由接合线)连接到图1A电路其它端子的信号引线117，例如连接到IGBT器件100的栅极端子G1和发射极端子E1的信号引线。在其他实施方式中，可以包括其它信号引线，例如，可以包括与热传感器(例如，未示出)耦合的信号引线。也如图5C所示，底部衬底组件 420可以包括(图1A的电路中的)二极管102，该二极管102的一个端子与 IGBT器件100固定到的图案化金属层127相耦合。也如图5C所示，端子P1 的信号引线可以与其上固定(设置、电连接)有底部衬底组件420的IGBT 器件100和二极管102的图案化金属层127相耦合(例如，电耦合和物理耦合)。
图5D为示出了根据实施方式的包括图4电路组件的多芯片模块的扁平化平面视图和对应的该电路组件的扁平化侧视图。在图5D的扁平化平面图中，顶部衬底组件430、中间衬底组件440和底部衬底组件420的元件被示出以指明它们在该电路组件中的布置。应当理解的是，这些元件可以位于图5D的垂直堆叠的MCM内部(因此是不可见的)。图5D中的这些元件被示出是出于说明的目的。
图5E示出了根据实施方式的图5D多芯片模块(例如，模制之后)的封装轮廓图。图5E的平面视图示出了顶部衬底组件430的暴露的金属层115，其中，例如在图2所示的布置中，散热器可以附接至该金属层115。
图6A-6E示出了与图5A-5E中的视图类似的视图，这些视图示出了图3B 的垂直堆叠的MCM中的顶部衬底组件630、中间衬底组件640和底部衬底组件620。图6A为示出了根据实施方式的图3B电路组件中的顶部衬底组件630 的平面视图和对应的扁平化侧视图。图6B示出了根据实施方式的图3B电路组件的中间衬底组件640的平面视图和对应的扁平化侧视图。图6C示出了根据实施方式的图3B电路组件的底部衬底组件620的平面视图和对应的扁平化侧视图。图6D为一图，该图示出了根据实施方式的包括图3B电路组件的多芯片模块的扁平化平面视图和对应的图3B电路组件的扁平化侧视图。图6E 示出了根据实施方式的图6D多芯片模块(例如，模制之后)的封装轮廓图。
与图5D的平面视图一样，图6B和6D所示的元件可被设置在中间衬底 (图6B)的对侧上，或者位于垂直堆叠的MCM组件(如图6D所示)内部，因此，在电路组件的那些视图中可能是不可见的。然而，出于说明的目的，示出了图6B和6D中的那些元件。与图5A-5E的实施方式相比，在图6A-6E 的实施方式中，图1A的电路的IGBT器件110和二极管112被设置在中间衬底组件640上，而不是被设置在顶部衬底组件上。此外，如图6B(以及图3B) 所示的中间衬底的侧视图进一步所示，图6B的中间衬底340的导电通孔337 的位置位于与IGBT 110垂直对齐之处。此外，在图6A-6E中，图3B的MCM 电路组件的元件以与图3B相同的附图标记表示，但这些元件中的每一个没有参照图6A-6E进行再次详细讨论。
图7为示出了根据实施方式的用于制造垂直堆叠的多芯片模块(电路组件，例如图1C、图2、图4和/或图5A-5E的电路组件)的方法的流程图。因此，将进一步参照那些附图中所示的元件来描述图7的方法。
图7的方法，在框700处，包括提供第一衬底，例如衬底130。在框710 处，图7的方法包括将至少第一半导体器件(例如，IGBT110和/或二极管112) 耦合(固定、电耦合等)到第一衬底130以产生第一衬底组件430。图7的方法包括，在框720处，提供第二衬底，例如中间衬底140，以及在框730处，将至少第一导电连接器(例如，导电连接器230和/或导电连接器235)耦合 (固定、电耦合等)到第二衬底140以产生第二衬底组件440。图7的方法包括，在框740处，提供诸如衬底120的第三衬底，以及在框750处，将至少第二半导体器件(例如，IGBT 100和/或二极管102)耦合(固定、电耦合等) 至第三衬底120以产生第三衬底组件420。在框760处，该方法包括将第一衬底组件430和第三衬底组件420耦合(例如，固定、电耦合等)至第二衬底组件440的两个相对侧面以产生垂直堆叠的多芯片模块电路组件，例如图1C 所示的电路组件。在框770处，图7的方法可以包括模制(例如，使用EMC 或其它模制复合物)框760处产生的垂直堆叠的多芯片模块电路组件的至少一部分。在框780处，图7的方法可以包括将第一散热器220耦合(固定、热耦合等)至第一衬底组件430(例如，第一衬底130)，以及将第二散热器 210耦合至第三衬底组件420(例如，第三衬底120)。
在一些实施方式中，图7的方法可以包括将例如信号端子N1和P1、输出端子1的信号端子、和信号引线117耦合至框760处产生的垂直堆叠电路组件。例如，可以在框770处的模制之前，将信号端子与电路组件耦合。
图8为示出了根据实施方式的用于制造垂直堆叠的多芯片模块(电路组件，例如图3B(包括例如图2所示的散热器)和/或图6A-6E的电路组件)的方法的流程图。因此，将进一步参照那些附图中所示的元件来描述图8的方法。
图8的方法，在框800处，包括提供第一衬底(例如，衬底330或衬底组件630)和第二衬底(例如，中间衬底340)。在框810处，图8的方法包括将至少第一半导体器件(例如，IGBT110和/或二极管112)和至少一个导电连接器(例如，导电连接器335)耦合(固定、电耦合等)到第二衬底340 以产生第一衬底组件640。图8的方法包括，在框820处，提供诸如衬底420 的第三衬底，以及在框830处，将至少第二半导体器件(例如，IGBT100和/ 或二极管102)耦合(固定、电耦合等)到第三衬底420以产生第二衬底组件 620。在框840处，图8的方法包括将第一衬底330和第二衬底组件620耦合 (例如，固定、电耦合等)至第一衬底组件640的两个相对侧面以产生如图 3B所示垂直堆叠的多芯片模块电路组件。在框850处，图8的方法可以包括 (例如，使用EMC或其它模制复合物)模制框840处产生的垂直堆叠的多芯片模块电路组件的至少一部分。在框860处，以类似于图7的框780的方式，图8的方法可以包括将第一散热器220耦合(固定、热耦合等)至第一衬底 330，并将第二散热器210耦合至第二衬底组件620(例如，第三衬底320)。
在一些实施方式中，图8的方法可以进一步包括将诸如信号端子N1和 P1、输出端子1的信号端子和信号引线117耦合到垂直堆叠的电路组件。例如，可以在框850处的模制之前，将信号端子与电路组件耦合。
在第一示例中，电路组件装置可以包括第一半导体管芯、第二半导体管芯和衬底。该衬底可以包括绝缘层；被设置在该绝缘层的第一侧面上的第一金属层，该第一半导体管芯的第一侧面被设置在所述第一金属层上并与该第一金属层电耦合；被设置在该绝缘层的第二侧面上的第二金属层，该绝缘层的第二侧面与该绝缘层的第一侧面相对，该第二半导体管芯的第一侧面设置在该第二金属层上并与该第二金属层电耦合；以及被设置穿过所述绝缘层的导电通孔，该导电通孔将该第一金属层与该第二金属层电耦合，第一金属层、导电通孔和第二金属层将第一半导体管芯与第二半导体管芯电耦合。
在基于第一示例的第二示例中，该衬底可以是第一衬底，该绝缘层可以是第一绝缘层，以及该电路组件装置可以包括第二衬底。该第二衬底可具有：第二绝缘层；被设置在第二绝缘层第一侧面上的第三金属层，第一半导体管芯的第二侧面被设置在该第三金属层上且与该第三金属层电耦合，该第一半导体管芯的第二侧面与该第一半导体管芯的第一侧面相对；以及设置于第二绝缘层第二侧面上的第四金属层，第二绝缘层的第二侧面与第二绝缘层的第一侧面相对，第二绝缘层将第三金属层和第四金属层进行电隔离。
在第三示例中，基于第二示例，该电路组件装置可以包括被耦合至第四金属层的散热器，该散热器通过导热材料被耦合至第四金属层。
在第四示例中，基于第一示例，该衬底包括第一衬底，该绝缘层可以是第一绝缘层，以及该电路组件装置可包括第二衬底。该第二衬底可以包括：第二绝缘层；被设置在第二绝缘层第一侧面上的第三金属层，第二半导体管芯的第二侧面被设置在该第三金属层上且与该第三金属层电耦合，第二半导体管芯的第二侧面与第二半导体管芯第一侧面相对；以及被设置在第二绝缘层的第二侧面上的第四金属层，该第二绝缘层的第二侧面与该第二绝缘层的第一侧面相对，第二绝缘层将第三金属层和第四金属层进行电隔离。
在基于第四示例的第五示例中，该电路组件装置可以包括被耦合至第四金属层的散热器，该散热器通过导热材料被耦合至第四金属层。
在基于第四示例的第六示例中，该电路组件装置可以包括：被设置在第二绝缘层的第一侧面上的第五金属层，该第五金属层电隔离于第三金属层；以及被设置在第二金属层和第五金属层之间的导电连接器，该导电连接器电耦合第二金属层和第五金属层。
在基于第六示例的第七示例中，该电路组件装置可以包括第三衬底，该第三衬底具有：第三绝缘层；被设置于该第三绝缘层的第一侧面上的第六金属层，第一半导体管芯的第二侧面被设置在该第六金属层上且与该第六金属层电耦合，第一半导体管芯的第二侧面与该第一半导体管芯的第一侧面相对；以及设置于该第三绝缘层的第二侧面上的第七金属层，该第三绝缘层的第二侧面和该第三绝缘层的第一侧面相对，第三绝缘层电隔离第六金属层和第七金属层。
在基于第七示例的第八示例中，该电路组件装置可以包括被耦合至第四金属层的第一散热器；以及被耦合至第七金属层的第二散热器。第一散热器可以通过导热材料被耦合至第四金属层以及第二散热器可以通过导热材料被耦合至第七金属层。
在基于第七示例的第九示例中，该电路组件装置可以包括与第三金属层电耦合的接地端子；与第五金属层电耦合的输出端子；以及与第六金属层电耦合的电源端子。
在第十示例中，电路组件装置可以包括第一半导体管芯、第二半导体管芯和衬底。该衬底可以包括：绝缘层；被设置在该绝缘层的第一侧面上的第一金属层，该第一半导体管芯的第一侧面被设置在所述第一金属层上并与该第一金属层电耦合；被设置在该绝缘层的第二侧面上的第二金属层，该绝缘层的第二侧面与该绝缘层的第一侧面相对，该第二半导体管芯的第一侧面被设置在该第二金属层上并与该第二金属层电耦合，该绝缘层将第一金属层和第二金属层电隔离；被设置在该绝缘层第二侧面上的第三金属层，该第三金属层电隔离于第二金属层；以及被设置穿过该绝缘层的导电通孔，该导电通孔将第一金属层和第三金属层进行电耦合。该第一金属层和该导电通孔可将第一半导体管芯和第三金属层进行电耦合。
在基于第十示例的第十一示例中，该衬底可以是第一衬底，该绝缘层可以是第一绝缘层，以及该电路组件装置可包括第二衬底。该第二衬底可具有：第二绝缘层；被设置在该第二绝缘层的第一侧面上的第四金属层，第一半导体管芯的第二侧面被设置在第三金属层上并与该第三金属层电耦合，第一半导体管芯的第二侧面与该第一半导体管芯的第一侧面相对；以及被设置在第二绝缘层的第二侧面上的第五金属层，第二绝缘层的第二侧面与该第二绝缘层的第一侧面相对，第二绝缘层将第四金属层和第五金属层进行电隔离。
在基于第十一示例的第十二示例中，该电路组件装置可以包括被耦合至第五金属层的散热器，该散热器通过导热材料被耦合至第五金属层。
在第十三示例中，基于第十示例，该衬底可以是第一衬底，该绝缘层可以是第一绝缘层，以及该电路组件装置可包括第二衬底。该第二衬底具有：第二绝缘层；设置于该第二绝缘层的第一侧面上的第四金属层，第二半导体管芯的第二侧面被设置在第四金属层上且与该第四金属层电耦合，第二半导体管芯的第二侧面与该第二半导体管芯第一侧面相对；以及被设置在第三金属层和第四金属层之间的导电连接器，该导电连接器电耦合第三金属层和第四金属层，第一金属层、通孔、第三金属层、导电连接器和第四金属层将第一半导体管芯和第二半导体管芯进行电耦合；以及被设置在第二绝缘层的第二侧面上的第五金属层，第二绝缘层的第二侧面与该第二绝缘层的第一侧面相对，第二绝缘层将第五金属层和第四金属层进行电隔离。
在基于第十三示例的第十四示例中，该电路组件装置可以包括被耦合至第五金属层的散热器，该散热器通过导热材料被耦合至第五金属层。
在基于第十三示例的第十五示例中，该导电连接器可以是第一导电连接器，且该电路组件装置可以包括：被设置在第二绝缘层的第一侧面上的第六金属层，该第六金属层电隔离于第四金属层，该第二绝缘层将第五金属层和第六金属层进行电隔离；以及被设置在第二金属层和第六金属层之间的第二导电连接器，该第二导电连接器电耦合第二金属层和第六金属层。
在第十六实例中，基于第十五示例，该电路组件装置可以包括第三衬底，该第三衬底具有：第三绝缘层；被设置在第三绝缘层的第一侧面上的第七金属层，第一半导体管芯的第二侧面被设置在第七金属层上并与该第七金属层电耦合，第一半导体管芯的第二侧面与该第一半导体管芯的第一侧面相对；以及被设置在第三绝缘层的第二侧面上的第八金属层，第三绝缘层的第二侧面和该第三绝缘层的第一侧面相对，第三绝缘层电隔离第七金属层和第八金属层。
在基于第十六示例的第十七示例中，该电路组件装置可以包括：耦合至第五金属层的第一散热器；以及耦合至第八金属层的第二散热器。第一散热器可以通过导热材料被耦合至第五金属层以及第二散热器可以通过导热材料被耦合至第八金属层。
在基于第十六示例的第十八示例中，该电路组件装置可以包括：与第六金属层电耦合的接地端子；与第四金属层电耦合的输出端子；以及与第七金属层电耦合的电源端子。
在第十九示例中，电路组件装置可以包括：第一半导体管芯、第二半导体管芯、第一衬底、第二衬底和第三衬底。该第一半导体管芯可具有与第一衬底的第一侧面和第二衬底的第一侧面相耦合的第一侧面。该第二半导体管芯可具有与第二衬底的第二侧面和第三衬底的第一侧面相耦合的第一侧面。第一衬底、第一半导体管芯、第二衬底、第二半导体管芯和第三衬底可被布置成垂直堆叠，以使电路组件装置中的电流从第一衬底穿过第一半导体管芯、第二衬底和第二半导体管芯流到第三衬底。
在基于第十九示例的第二十示例中，该电路组件装置可以包括电耦合第二衬底和第三衬底的至少一个导电连接器，该至少一个导电连接器被包含在第一衬底和第三衬底之间的电流路径中。
应该理解的是，在前面的描述中，当一个元件，例如层、区域、或衬底，被称为位于、电连接到、耦合到、或电耦合到另一个元件时，其可以直接位于、连接、或耦合到其他元件，或者存在一个或多个中间元件。相反，当元件被称为直接在上、直接连接到或直接耦合到另一元件或层，则不存在中间元件或层。虽然在整个详细描述中没有使用直接在上、直接连接到或直接耦合到等术语，但是被示出为直接在上、直接连接或直接耦合的元件可被称为这样。可以对本申请的权利要求进行修改，以阐述说明书中描述的或图中所示的示例性关系。
如在本说明书中所使用的，除非根据上下文明确指出的特定情况，否则单数形式可以包括复数形式。空间相对术语(例如，在...上方，在...之上，在... 上部，在...下方，在...下面，在...之下，在...下部，在...顶部，在...底部，等等) 旨在涵盖除了图中所示的取向之外的在使用或操作中的器件的不同取向。在一些实施方式中，相对术语“在...之上”和“在...之下”可分别包括“在...垂直的上方”和“在...垂直的上方”。在一些实施方式中，术语“与...相邻”可以包括“与...横向相邻”或“与...水平相邻”。
可以使用各种半导体处理和/或封装技术来实现一些实施方式。可以使用与半导体衬底，包括但不限于，例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)和氮化镓等等，相关联的各种类型的半导体处理技术来实现一些实施方式。
尽管所描述的实施方式的某些特征已经在本实用新型中做出了描述，但是现在本领域技术人员将会想到许多修改，替换，改变和等价物。因此，应当理解的是，所附权利要求旨在涵盖落入实现范围内的所有这样的修改和改变。应当理解的是，它们仅以示例的方式呈现，而不是限制，并且可以进行形式和细节的各种改变。除了相互排斥的组合之外，本申请中所描述的装置和/或方法的任何部分可以组合成任何组合。本申请中所描述的实施方式可以包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。