带有堆叠功率电子组件的冷却电子封装的制作方法

本发明涉及功率电子组件的封装和冷却的领域。特别地，本发明涉及一种电子封装。

背景技术：

功率半导体的切换速度受到承载功率半导体的电子封装的寄生电感和电容的限制。用于减小寄生效应的电路板的一种解决方案是将功率半导体及其连接嵌入在电路板的基板内。这允许创建短金属互连，其可以使由寄生效应引起的失真最小化。

嵌入技术还可以提供将具有与电感和电容耦合噪声的高级别隔离的（多个）emi屏蔽嵌入电路板的机会，这可以消除对额外的表面安装屏蔽的需要。对于例如利用宽带隙半导体可实现的更高功率和更高切换频率，寄生电感问题可能变得更糟。

例如，wo2012/072212a2示出了具有若干导电层的功率电子封装，所述若干导电层与预浸材料层压在一起，其中还嵌入有半导体芯片。

然而，就冷却功率半导体和电子封装的热管理的观点，将功率半导体芯片非常密集地封装在一起可能是具有挑战性的。将芯片更靠近地放置在一起可以减少寄生问题，但是作为热源的半导体芯片更加彼此接近，这可能会导致差的热扩散和热点。虽然全局温度可能不会过高，但是半导体芯片处的局部热点温度可能会阻止高效操作并且可能缩短半导体芯片的寿命。

已知从一侧用冷却体冷却电子封装。然而，这仅允许单侧冷却并且可能妨碍芯片在电子封装内堆叠。还存在可以如何冷却电子封装的其他解决方案。例如，us2012/0228779a1涉及一种包括垂直流体通孔的芯片。

此外，从us2008/0286531a1中已知一种设有热循环介质的印刷电路板。

技术实现要素：

本发明的目的是提供一种具有密集封装的功率电子组件（诸如半导体芯片）的电子封装，其被有效地冷却而不会降低电性能。

该目的是通过独立权利要求的主题实现的。另外的示例性实施例根据从属权利要求和以下描述是明显的。

本发明涉及一种电子封装，其可以是包括功率电子组件（诸如半导体芯片）以及机械和电气互连的电导体的组装件。电导体可以设在若干个层中，其与隔离材料（诸如预浸材料）层压在一起。功率电子组件可以设置在电子封装内部和/或可以被布置在若干个层中。以这种方式，电子封装可以被视为多层电路板。

电子封装和/或功率电子组件可以能够处理大于10a和/或大于1kv的电流。

根据本发明的实施例，电子封装包括导电支承层；至少一个导电外层；至少两个功率电子组件，布置在支承层的不同侧上，并与支承层和至少一个外层电互连；隔离材料，其中嵌入支承层和至少两个功率电子组件，其中支承层和至少一个外层与隔离材料层压在一起；以及冷却通道，用于传导冷却流体通过电子封装，其中冷却通道通过支承层在至少两个功率电子组件之间延伸。

电子封装可包括若干层导电材料，诸如铜或铝。这些层可以与电隔离材料（诸如预浸材料）层压在一起，以形成电子封装。

在电子封装中并且特别是向隔离材料中，可以嵌入若干功率电子组件。功率电子组件可以设置在中央支承层的两侧上，其可以机械地支承至少一些功率电子组件和/或可以电互连至少一些功率电子组件。

此外，一些或所有功率电子组件可以布置在支承层和一个或两个外层之间，其也可以与功率电子组件电连接和/或可以为电子封装提供电触点区。每个外层可以提供电子封装的平面侧。支承层和/或一个或两个外层的导电部分可以由所谓的引线框架即结构化金属板提供。

换句话说，功率电子组件可以堆叠在电子封装中。例如，两个功率电子组件可以相对于彼此在相同方向上堆叠，其中电子组件的层被堆叠。通过内部堆叠功率电子组件，可以实现高密度的有源和无源组件，同时与没有堆叠的功率电子组件的电子模块相比，电子封装的体积仅略微增加。减小功率电子组件和连接之间的距离可能导致低寄生电感。

此外，在电子封装中，可以布置冷却通道，通过该冷却通道可以泵送诸如水的冷却流体。冷却通道可以布置在堆叠的功率电子组件之间和/或可以设置在支承层内。因此，从冷却通道到每个功率电子组件可能只有很小的距离，这然后可以高效地进行冷却。冷却通道可以允许冷却剂更靠近通过功率电子组件，从而导致更低的热阻。此外，功率电子组件和冷却通道之间的距离都可以基本相等，从而为所有功率电子组件提供相等的冷却。此外，电子封装内的热点可以更特定地进行冷却。

冷却通道可以是用于功率电子组件的穿过支承层的微流体通道。例如，通道可以具有小于1mm的直径，诸如50μm、100μm等。

此外，利用集成的冷却通道，可以消除对直接附接的未集成的主散热器的需要。没有主散热器，就没有主散热器和电子封装之间的电容性耦合，就不需要热界面材料和到电子封装的机械固定。可以减少电子封装的总重量。

此外，冷却通道已经可以通过电子封装的制造而集成到电子模块中。之后不需要将外部散热器添加和/或附接到电子封装。

存在支承层如何结构化的若干种可能性。支承层可以包括若干个导电组件，这些导电组件彼此电隔离。作为替选，支承层可以包括一个单个导电组件。

根据本发明的实施例，支承层包括用于电隔离支承层的两个导电组件的隔离元件，其中冷却通道延伸通过隔离元件。以这种方式，冷却通道可以设置在电隔离组件中。

此外，在基本上平行于电子封装的不同层的方向上延伸的冷却通道的至少部分可以设置在可以容易利用内部通道制造的部分中。例如，隔离元件可以由聚合物制成。在将隔离元件集成到支承层中之前，可以在隔离元件中设置冷却通道。

还可以是可能的是隔离元件由陶瓷制成。

根据本发明的实施例，隔离元件是布置在支承层的两个导电子层之间的隔离层。导电子层和/或隔离层可以在与支承层和至少一个外层相同的方向上延伸。

根据本发明的实施例，隔离元件将支承层的两个导电组件分开，这两个导电组件沿支承层的纵向方向并排布置。还可以是可能的是支承层包括支承层的岛（即支承层的导电组件，其包括电连接到每一侧的功率电子组件）之间的绝缘部分。

根据本发明的实施例，功率电子组件包括半导体芯片、电阻器和/或电容器中的至少一个。例如，至少两个功率电子组件中的一个或多个可以是半导体芯片。由于减小的寄生电感，电子封装可以适于快速切换。此外，由于有效的冷却，电子封装可以设有一个或多个宽带隙半导体。一个或多个半导体芯片可以基于宽带隙半导体，诸如sic或gan。

根据本发明，冷却通道的至少一部分由支承层的导电组件提供。可以是可能的是冷却通道具有直接延伸通过一个或两个导电组件的一个或多个部分。此外，冷却通道的该部分可以在其与电子封装的其他组件联接之前制造成导电组件。

必须注意的是，延伸通过导电组件的冷却通道的部分可以在基本平行于支承层和/或外层的方向上延伸和/或可以在相对于这些层的基本垂直方向上延伸。

根据本发明的实施例，冷却通道包括至少一个冷却通孔，该冷却通孔沿电子封装的堆叠方向延伸。通孔可以指互连电子封装的两个不同层的导体（传导冷却流体或传导电流）。这种通孔可以在相对于支承层和/或外层基本垂直的方向上延伸。

冷却通孔可以延伸通过传导材料和/或通过隔离材料。冷却通孔可以延伸到电子封装的外部，其中冷却流体可以被引入冷却通道中。

根据本发明的实施例，电子封装还包括与冷却通道互连的流体连接器，其用于将冷却流体源与冷却通道连接。例如，可以是插塞的流体连接器可以附接到冷却通孔的端部。流体连接器布置在电子封装的一侧上和/或可以从该侧突出。可以是可能的是流体连接器设置在封装的设置有外层的一侧上，或者设置在电子封装的窄侧上。

根据本发明的实施例，电子封装还包括导电通孔，其将至少两个功率电子组件与至少一个外层和/或与支承层的导电组件互连。这些通孔可以相对于不同的层基本垂直地延伸。

根据本发明的实施例，支承层和/或支承层的导电组件包括至少一个空腔，其中布置有功率电子组件中的至少一个。该空腔可以具有等于功率电子组件的高度的深度，使得功率电子组件的表面与支承层的表面和/或支承层的导电组件齐平。

根据本发明的实施例，至少两个功率电子组件在不同侧处接合到支承层的导电组件，冷却通道延伸通过其。例如，组件可以在两侧处具有空腔，其中接合功率电子组件。功率电子组件可以堆叠在同一引线框架上。

根据本发明的实施例，功率电子组件接合到支承层，使得栅电极面向外层。栅电极然后可以通过通孔直接连接到外层中的相应的触点区。

根据本发明的实施例，功率电子组件是被布置为倒装芯片的半导体芯片，使得栅电极面向支承层。这对于以特定方式将半导体芯片与支承层互连是有用的。半导体芯片的功率电极可以通过通孔与支承层连接，从而提供用于将栅电极电连接到电子模块的外部的导体的空间。

根据本发明的实施例，电子封装还包括在电子封装的两侧上提供触点区的两个外层。以这种方式，若干个同样设计的功率电子封装可以容易地堆叠和电互连。

可以可能的是电子封装包括用在整流器或逆变器中的电路，诸如半桥。在这种情况下，至少四个半导体芯片可以布置在电子模块内。这些半导体芯片中的两个可以在垂直方向上堆叠。

根据本发明的实施例，电子封装还包括两个半导体切换芯片和两个二极管芯片，其中每个二极管芯片与切换芯片之一并联电互连，并且两个切换芯片串联电连接，使得电子封装提供半桥。可以可能的是二极管芯片用可控半导体切换芯片替换。半导体切换芯片可以包括晶体管（诸如igbt）或晶闸管。

存在切换芯片和二极管芯片如何布置在电子封装内的若干种可能性。例如，在层的纵向方向上并排布置的两个芯片可以通过支承层电互连。替选地或另外地，沿垂直方向堆叠的两个芯片可以通过支承层电互连。

根据本发明的实施例，并联电连接的第一切换芯片和第一二极管芯片在支承层的第一侧上接合到支承层的第一导电子层，其通过隔离层与支承层的第二导电子层分开，其中并联电连接的第二切换芯片和第二二极管芯片在支承层的第二侧上接合到第二子层，并且其中冷却通道至少部分地设置在隔离层中。在这种情况下，可以堆叠切换芯片并且可以堆叠二极管芯片。

根据本发明的实施例，并联电连接的第一切换芯片和第一二极管芯片接合到支承层的第一导电组件的两个相对侧，该第一组件通过隔离元件与支承层的第二导电组件分开，其中并联电连接的第二切换芯片和第二二极管芯片接合到第二导电组件的两个相对侧，并且其中冷却通道延伸通过第一组件、隔离元件和第二组件。这种布置提供了堆叠切换芯片和二极管芯片的可能性。这可以在电子封装内提供更均匀的温度分布。

根据本发明的实施例，并联电连接的第一切换芯片和第一二极管芯片在支承层的第一侧上接合到支承层的导电层，其中并联电连接的第二切换芯片和第二二极管芯片设置在支承层的第二侧上，其中第二半导体切换芯片以倒装芯片布置电连接到导电层，并且第二二极管芯片接合到导电层，并且其中冷却通道设置在导电层中。这种布置提供了从一个单个组件制造支承层的可能性，冷却通道被集成到其中。支承层内可以不需要隔离元件。

本发明的这些和其他方面将根据下文描述的实施例是显而易见的并利用下文描述的实施例来阐明。

附图说明

下文将参考附图中图示的示例性实施例更详细地解释本发明的主题。

图1示出根据本发明实施例的电子封装的电路图；

图2示意性地示出根据本发明实施例的电子封装的横截面；

图3示意性地示出根据本发明另一实施例的电子封装的横截面；

图4示意性地示出根据本发明另一实施例的电子封装的横截面。

附图中使用的附图标记及其含义以“附图标记列表”中的概述形式列出。原则上，在附图中，相同的部分被提供有相同的附图标记。

具体实施方式

图1示出了电子封装10的电路图。在下文中，将描述功率电子封装10，其容纳由四个功率电子组件14（特别地是，两个半导体切换芯片14a、14b和两个二极管芯片14c、14d）制成的半桥12。半导体切换芯片14a、14b可以是晶体管或晶闸管，并且特别可以是宽带隙器件。在特定应用中，两个二极管芯片14c、14d也可以用半导体切换芯片替换。

两个半导体切换芯片14a、14b串联连接在dc+和dc-触点之间，并在它们之间提供ac触点。每个二极管芯片14c、14d并联连接到半导体切换芯片14a、14b中的一个。

通常，在此以及在下文中，电子封装10可以包括由至少两个功率电子组件14制成的任何其他电路。例如，可以是可能的是在电子封装10内半桥12的仅一个臂用半导体切换芯片14a和二极管芯片14c实现。另一种可能性是，由电子封装10提供互连到整流器的四个二极管。还可以是可能的是超过4个功率电子组件12由电子封装10提供，例如用于完整逆变器的两个或三个半桥12。

图2以横截面图示出了电子封装10。必须注意的是，图2和以后的图中的尺寸和距离不是按比例的。电子封装具有纵向主体16，其在水平方向上比在垂直方向上长得多。主体16具有两个基本平面的侧17a、17b。在上侧17a上，设置ac触点区、dc+触点区和dc-触点区。在下侧17b上，设置电子封装10的隔离材料18。

必须理解，术语“上”、“下”、“水平”和“垂直”可以仅指电子封装10的取向，而不是电子封装10相对于地面的取向。例如，可以是可能的是在最终位置中，上侧17a可以向下面向地面。

电子封装10包括若干个导电层20a、20b、20c，它们与隔离材料18层压在一起，隔离材料18例如可以是预浸材料，其中例如环氧树脂。在这个意义上，电子封装10可以被视为多层电路板。例如，每个导电层20a、20b、20c可以包括一个或多个引线框架，其以用于在电子封装10内提供水平导体的方式结构化。

此外，电子封装10包括通孔22，通孔22是垂直的对齐的电导体，其例如可以使不同的层20a、20b、20c彼此互连和/或可以将功率电子组件14与层20a、20b、20c互连。

例如，层20a、20b、20c和/或通孔22的导电部分可以由铜和/或铝制成。

夹在两个外层20a、20c之间的支承层20b被设计成支承并电互连功率电子组件14。功率电子组件14中的一个、一些或全部可以接合到支承层20b。例如，支承层20b可以具有空腔24，功率电子组件14安装在所述空腔24中。每个空腔24可以具有可以取决于相应的功率电子组件14的厚度的特定深度，使得支承层20b的一侧上的功率电子组件14的顶侧是单平面的。该共面布置可以便于电子封装10的层压。

必须注意的是，功率电子组件14全部可以完全嵌入电子封装10中，并且特别是嵌入隔离材料18中。

功率电子组件14布置在支承层20b的不同侧上。特别地，一对功率电子组件14沿垂直方向（即正交于层20a、20b、20c的纵向（即水平）方向）堆叠。在图1中，堆叠两个半导体切换芯片14a、14b并堆叠两个二极管芯片14c、14d。

作为另一示例，两个功率电子组件14可以是半导体芯片，并且两个功率电子组件14可以是无源组件，诸如电阻器和/或电容器。例如，电子封装10可以在支承层的不同侧上包括半导体芯片和无源组件（诸如电阻器或电容器）。

上外层20a和/或下外层20c可以设置用于ac、dc+和dc-的触点区。在图2中，这仅是上层20a的情况。

此外，电子封装10包括冷却通道26，冷却通道26包括水平（即基本平行于层20a、20b、20c）延伸通过支承层20b的部分28。冷却通道26并且特别是部分28布置成使得其在堆叠的功率电子组件14之间延伸，并因此适于将由功率电子组件14生成的热非常有效地传递离开功率电子组件14。这允许功率电子组件的增加的密度并通过将冷却剂直接引到电子封装10中的热点来降低热阻。

部分28的端部终止于冷却通孔30中，冷却通孔30类似于导电通孔22，在垂直方向上延伸。冷却通孔30可以被提供为支承层20b和/或外层20a的材料中的通道。此外，冷却通孔30可以被提供为隔离材料18中的通道。

两个冷却通孔30延伸到电子封装10的上侧17a，在那里它们与可以与冷却剂源连接的冷却或流体连接器32连接。冷却剂（流体）可以通过冷却通道26被泵送。通过将冷却通道26放置在功率电子组件14之间，这允许芯片14垂直堆叠并且允许更密集、更高效的封装。

可以是可能的是电子封装10包括若干个冷却通道部分28，其例如在水平方向（即支承层20b的纵向方向）上并排延伸，和/或可以在电子模块10内互连到与流体连接器32互连的更厚的通道部分。在这种情况下，冷却通道部分28可以是直径在50μm到500μm之间的微通道。收集和分布冷却剂的较厚通道可以具有高达2mm的直径。

如图2所示，支承层20b可以分成差分电位的分区和/或可以包括若干个导电组件34，它们与隔离元件36机械互连。在图2中，组件34是导电子层34a、34b，其通过隔离层36a安装到彼此。在图2中，支承层20b的上子层34a将半导体切换芯片14a和二极管芯片14c电互连，并且处于dc+电位。支承层20b的下子层34b将半导体切换芯片14b和二极管芯片14d电互连并且处于ac电位。

隔离层36a可以由聚合物或陶瓷制成，即非导电材料。例如，隔离元件36可以是陶瓷并且可以被钎焊以用于将其附接到组件34的金属材料。

冷却通道26并且特别是水平部分28延伸通过隔离层36a。连接到水平部分28的端部的冷却通孔30可以在隔离层36a中开始和/或可以延伸通过上子层34a。

图3示出了替选实施例，其中支承层20c的导电组件34、34c、34d在水平方向上并排布置。

因此，隔离元件36可以是布置在两个组件34c、34d之间的隔离块36b。也可以是隔离元件36由嵌入隔离材料18中的非传导材料（例如诸如陶瓷）的管提供。

在图3中，第一导电组件34c包括在相对侧上的两个空腔24，半导体切换芯片14a和二极管芯片14c安装在所述空腔中。第一导电组件34c可以处于dc+电位。此外，第二导电组件34d包括在相对侧上的两个空腔24，半导体切换芯片14b和二极管芯片14d安装在所述空腔中。第二导电组件34d可以处于ac电位。

冷却通道的水平部分28延伸通过芯片14a、14c之间的第一组件34c、通过隔离块36b并通过芯片14b、14d之间的第二组件34d。

图4示出了具有支承层20b的电子封装的另一实施例，支承层20b包括作为导电组件34的单层34e，其可以处于ac电位。此外，支承层20b具有功率电子组件14连接到其的平面侧（没有空腔）。三个功率电子组件14即芯片14a、14c和14d安装和/或接合到支承层20c。半导体切换芯片14b布置为倒装芯片，即，以使得具有栅极触点的侧面向支承层20b的方式。半导体芯片14b通过通孔22与支承层20b电连接，使得存在用于连接栅极的空间。

在图4中，电子封装10的下侧17b提供用于电连接电子封装10的触点区。这些触点区可以由下层20c提供。对于图2和3的实施例，这种布置也可以是可能的。反之亦然，图4的实施例替选地可以在下侧17b上具有隔离材料18的层。

在图4中，冷却通道26并且特别是水平部分28延伸通过导电层34e。例如，在其中附接到层34e和层34e的功率电子组件14与电子封装的外部构件层压之前，冷却通道26和/或部分28可以加工到层34e中。

虽然已经在附图和前面的描述中说明和描述了本发明，但是这样的说明和描述应被认为是说明性的或示例性的而非限制性的；本发明并不限于所公开的实施例。根据对附图、公开内容和所附权利要求的研究，本领域技术人员可以理解和实现所公开实施例的其他变型并实践所要求保护的发明。在权利要求中，词语“包括”不排除其他元素或步骤，并且不定冠词“一”或“一个”不排除多个。单个处理器或控制器或其他单元可以实现权利要求中记载的若干项的功能。在相互不同的从属权利要求中记载某些措施的仅有事实并不指示这些措施的组合不能用于获益。权利要求中的任何附图标记不应被解释为限制范围。

附图标记列表：

10电子封装

12半桥

14功率电子组件

14a、14b半导体切换芯片

14c、14d二极管芯片

+dc+触点/电位

-dc-触点/电位

acac触点/电位

16电子封装的主体

17a上侧

17b下侧

18隔离材料

20a上层，外层

20b支承层

20c下层，外层

22导电通孔

24空腔

26冷却通道

28冷却通道的水平部分

30冷却通孔

32流体连接器

34导电组件

34a上子层

34b下子层

34c第一导电组件

34d第二导电组件

34e单层

36隔离元件

36a隔离层

36b隔离块。